All Node List by Editor

Gartner预测到2027年末，超过40%的代理型AI项目将因成本不断攀升、商业价值不明确或风险控制不足而被取消。

Gartner高级研究总监Anushree Verma表示：“目前大多数代理型AI项目仍处于早期实验或概念验证阶段，这些项目大多受炒作驱动且常被误用。这可能使企业忽视大规模部署AI智能体的实际成本与复杂性，从而导致项目无法进入生产阶段。因此，企业应避免轻信此类炒作并就如何使用这项新兴技术做出谨慎的战略决策。”

Gartner于2025年1月对3412名网络研讨会参与者进行了调研，19%的受访者表示其企业已大力投资于代理型AI，42%进行了保守投资，8%未进行投资，剩余31%持观望态度或尚不确定。

许多供应商正在通过参与“代理洗白”助长这一炒作。“代理洗白”指的是将AI助手、机器人流程自动化（RPA）和聊天机器人等现有产品重新包装成代理型AI，而这些产品不具备实质性的代理能力。Gartner估计在上千家代理型AI供应商中，只有约130家是真正的代理型AI供应商。”

Verma表示：“由于现有模型不具备持续自主实现复杂业务目标或遵循详细指令的成熟度和自主性，因此，目前大多数代理型AI方案无法产生显著的价值或投资回报（ROI）。而且现在许多所谓的代理型AI用例实际上并不需要代理型AI。”

挖掘代理型AI的商业价值

尽管存在这些早期问题，代理型AI趋势依然代表着AI技术和市场的一次重大飞跃。代理型AI的能力超过基于脚本的自动化机器人和虚拟助手，它将带来提高资源效率、实现复杂任务自动化和推动商业创新的新途径。

Gartner预测到2028年，通过代理型AI自主作出的日常工作决策比例将从2024年的0%提高至15%以上，包含代理型AI的企业软件应用比例将从2024年的不足1%提高至33%。

在早期阶段，Gartner建议企业仅在能够带来明确价值或投资回报（ROI）的情况下才使用代理型AI。因为在将代理集成到现有系统的过程中，企业会面临复杂的技术难题、经常需要打乱工作流程并付出高昂的修改成本。在许多情况下，最明智的办法是重新设计一套基于代理型AI的工作流程。

Verma表示：“要挖掘出代理型AI的真正价值，企业必须专注于整体生产力，而非只提升个别任务的效率。企业可以开始将AI智能体用于决策、常规工作流程的自动化、辅助简单的信息检索等，通过降低成本，提高质量、加快速度和实现规模化并从中获得商业价值。

关于Gartner

Gartner（纽约证券交易所代码： IT）为企业机构提供切实可行的客观洞察，助力企业机构在最关键的优先事项上做出明智决策，取得出色业绩。欲了解更多信息，请访问http://www.gartner.com/cn。

1、虚拟原型：芯片设计领域的革新利器

芯片设计公司长期面临双重挑战：既要研发高性能芯片方案，又得缩短周期抢先推新。当下，系统与软件的复杂度与日俱增，传统软件开发方法在当下复杂形势中弊端渐显，如介入时间靠后增加了开发周期，难满足行业发展，革新势在必行。“Shift Left”——左移开发理念虽并非新兴概念，但其在当下愈发凸显出重要价值。其核心在于尽早进入软件开发环节，利用虚拟平台等与硬件设计并发进行早期软件开发，也可利用软件将验证和测试工作提前至设计初期。毕竟，设计初期发现并解决问题，成本和时间投入远低于项目后期。借助左移开发，芯片设计公司能更主动地把控质量，降低潜在风险及问题定位成本，提升整体开发效率，从而缩短芯片开发周期。

在左移开发理念的推动下，虚拟原型技术崭露头角，为芯片设计和其配套软件的开发带来了全新的思路和方法。虚拟原型中的虚拟平台提供全系统仿真能力，能够在硬件还不具备的情况下提前进行软件开发。且基于虚拟原型开发的软件可在项目开发的后续阶段直接运行在对应的芯片上，这将大大提高项目的开发效率。且虚拟原型与传统物理原型相比，虚拟平台在可扩展性、易用性、调试手段等方面有先天优势。如物理原型，需要高昂的FPGA、子卡等硬件成本，而且在构建验证环境时耗时费力。而虚拟平台则可以轻松地根据设计需求进行灵活调整和扩展，为开发人员提供了更大的自由度和便利性。

但物理原型上运行的是真实的芯片IP设计，在验证精准度、IP复用等方面有虚拟原型不可比拟的优势。虚拟原型考虑到仿真速度等原因，一般在事务级进行建模从而忽略了设计的细节。物理原型仿真的是真实芯片设计，能够精确仿真芯片的运行细节。同时，对于已有IP也可以直接集成到物理原型中，不需要再投入人力对其重新进行建模。

混合仿真解决方案将结合虚拟原型仿真速度、左移开发与物理原型在精确度上的优势带来更高效的验证方案。

2、混合仿真：融合物理原型与虚拟原型的前沿技术

混合仿真不仅能够助力实现更早的架构优化与软件开发，还能在关键IP（知识产权核）的寄存器传输级（RTL）验证过程中，通过软件驱动RTL验证实现更高的验证效率。混合仿真解决方案让系统的一部分在硬件原型或硬件仿真器中运行，另一部分在虚拟原型中运行，结合二者的优势，建构混合验证系统。

混合仿真具有三个主要应用场景，分别是架构探索、支持早期软件开发以及开展硬件验证。

• 架构探索

在架构探索阶段，需要调整如总线拓扑、内存带宽、cache结构等系统参数，并结合仿真结果找到最优的芯片架构。在这个过程中，仿真的速度和仿真的精确度都至为重要，前者决定了架构探索效率，后者决定了仿真结果是否可信。在使用混合仿真进行架构探索时，可将需要高精确度但运行速度稍慢的部分使用RTL实现，而不关注的部分使用低精度但仿真速度较快的部分使用事务级模型实现，从而兼顾二者优势。如，在对SoC中某个外设的访存带宽进行优化时，可通过事务级的指令仿真器实现CPU指令的执行，通过在指令仿真器中运行二进制触发不同应用场景下外设对内存的访问并进行统计，从而找到瓶颈点和优化方向。

• 早期软件开发

绝大多数情况下，硬件需要配套相应的软件才能正常工作，而在传统开发模式下，软件团队一般需要等待硬件开发验证完成才能投入软件的适配开发和测试；且在大型的芯片开发过程中，各硬件模块的开发进度一般是不同的，导致软件团队需等待最慢的一个硬件模块完成验证才能进行开发，这将拉长整体项目的周期，降低研发效率。因此，通过虚拟平台使能早期软件开发可以成为提升项目整体开发效率的关键举措。

同时，随着硬件模块开发的推进，混合仿真可将已开发完成的硬件模块集成到虚拟平台中，使软件团队能尽早得使用实际设计的硬件进行开发、验证。随着开发进度的进行逐步完成虚拟平台中各模块的替代，并最终完全迁移到物理原型中。

• 开展硬件验证

硬件验证是确保芯片设计正确性和可靠性的关键环节。混合仿真允许在实际的软件负载下运行硬件系统，这为硬件验证提供了更加真实和全面的测试环境。通过在实际软件负载下进行验证，开发人员能够更早、更准确地发现硬件设计中存在的问题，如性能瓶颈、兼容性问题等，并及时进行修复和优化，从而提高芯片的质量和可靠性。

3、可扩展的虚拟平台：混合仿真的坚实基石

可扩展的虚拟平台是混合仿真得以实现的重要基础。通过提供各种组件，开发人员可根据设计需求，将这些组件像搭积木一样拼接成虚拟原型（VP）。在这个VP之上，可运行多种操作系统或应用程序，如Ubuntu、Android、U - boot、RTOS等，为芯片配套的软件开发和验证提供丰富测试场景。

以思尔芯的Genesis芯神匠Virtual Platform（以下简称 VP）为例，它是一个典型的虚拟原型平台。该平台具备高度可扩展性和灵活性，能满足不同芯片设计项目需求。开发人员可利用Genesis VP提供的丰富组件和工具，以及思尔芯的芯神瞳原型验证平台，快速搭建符合项目要求的虚拟原型，加速芯片设计和开发进程。

4、混合仿真的应用场景

• 场景1：系统早期Bring-up

在芯片尚不可用之前，混合仿真解决方案能提供良好的IP 接入，借助虚拟平台为软件开发创造有利条件。开发的软件同时也作为RTL硬件的验证激励。开发人员可在虚拟平台的CPU上运行开发的软件，作为硬件验证编写的测试模型，通过将暂未完成开发的RTL模块迁移到虚拟平台，可以尽早地构建完整的验证系统并bring-up，从而使能早期软件开发，提升验证效率。

• 场景2: 降低TAT并提高可调试性

虚拟平台有助于提高测试覆盖率、生产力和质量。它具备集成丰富的调试能力，能够让开发人员直观地观察从代码到硬件内部寄存器的运行情况，从而提升测试和问题解决效率。开发人员可以根据应用场景在软件中创建Corner测试，并在思尔芯的芯神瞳原型验证平台上执行，提高生产力。同时，在虚拟原型中构建的用例可作为在原型验证平台上运行的高性能回归测试，进一步确保芯片的质量和性能。

• 场景3: FPGA加速提升整体系统性能

利用虚拟平台和思尔芯的芯神瞳FPGA的混合仿真技术能有效加速仿真时间。对于软件速度表现不佳的组件，可移植到FPGA实施，剩余部分组件则运行在软件上。如：客户先撰写SystemC or C/C++模型，运行整体系统仿真，判断哪些模型是性能瓶颈并可通过FPGA执行提升运行效率，然后通过HLS等方法将这些模型转化到RTL并部署到FPGA再运行仿真，以实现系统仿真性能的提升。

• 场景4: 提高可复用性

混合仿真系统能充分利用已经存在并完全验证的RTL。在芯片设计中，常常会用到三方IP，或者行为模型SystemC or C/C++尚未准备好的情况；或这些模型虽然可用，但可能具有特定限制，且与 RTL 并不完全等效。此时，重复使用RTL在之前的客户项目中就具有很大优势，不必将其转换为 SystemC模型，而且RTL模型可能已在FPGA中部署，进一步提高开发效率和资源利用率。

5、成功案例 - SW + FPGA开发板

在前面详细阐述虚拟平台丰富应用场景的基础上，下面通过一个SW + FPGA开发板的成功案例，进一步展现虚拟平台在实际项目中的强大效能与独特价值。

此案例聚焦于图像处理设计领域。该系统中，CPU扮演核心控制角色，精准调度硬件资源；内存负责存储图片，为图像处理提供数据基础；而图像处理器则需频繁访问内存以获取并处理图像数据。如此复杂且紧密协作的系统架构，对验证工作提出极高要求，也凸显出可扩展虚拟平台应用的必要性。

在图像处理系统的验证工作中，采用将系统一分为二的创新策略。具体而言，把Image Processor 2部署在FPGA中运行，考虑到其需要接收图像数据，在FPGA内部专门设置Frame Buffer（帧缓冲器），用于临时存储图像数据，确保数据能够稳定、有序地传输给Image Processor 2进行处理。

系统的其余部分，涵盖CPU以及各类配套的组件模型，则放置在虚拟原型（VP）中。系统运行时，VP会加载外设的驱动程序，精准捕获原始图像，并将其传递至FPGA开展处理工作。

值得一提的是，VP中还集成图像显示等功能模块，开发人员可直接观察处理后的图像情况，极大提升调试效率。此外，VP中还能集成通过软件实现的图像处理算法，将其作为Image Processor 1。系统运行后，以Image Processor 1的处理结果作为标准，与FPGA中Image Processor 2的处理数据进行对比，以此验证FPGA处理的正确性。

来源：思尔芯S2C

来源：保隆科技

韩国8英寸纯晶圆代工厂SK keyfoundry今日宣布，该公司已携手LB Semicon成功联合开发基于8英寸晶圆的关键封装技术Direct RDL（重布线层），并完成了可靠性测试。此举标志着新一代半导体封装技术的重要突破，也大大增强了汽车半导体产品的竞争力。

RDL指的是构建于半导体芯片表面的金属布线与绝缘层，用于实现芯片与基板之间的电连接。该技术主要应用于WLP（晶圆级封装）和FOWLP（扇出型晶圆级封装）流程，有助于增强芯片与基板的互联性并降低信号干扰。此次由SK keyfoundry与LB Semicon联合开发的Direct RDL技术，支持高电流容量的功率半导体，性能超越同类技术。该工艺可实现金属布线厚度高达15微米、布线密度覆盖芯片面积的70%，不仅适用于移动和工业领域，更适合汽车应用。尤其值得关注的是，该技术满足国际汽车半导体质量标准 AEC-Q100中的Auto Grade 1等级要求，确保芯片在–40℃至+125℃的严苛环境下稳定运行，是目前少数完全适用于汽车产品的解决方案之一。此外，SK keyfoundry还提供了设计指南(Design Guide)与工艺开发工具包(PDK)，可为客户提供量身定制的工艺解决方案，助力实现更小芯片尺寸、更低功耗与更具成本效益的封装。

作为半导体封装与测试专业企业，LB Semicon表示，借助SK keyfoundry对半导体工艺的深度理解与先进制造能力，大幅缩短了开发周期。通过将自身后段制程技术与SK keyfoundry的前段代工技术整合，双方成功实现了晶圆级Direct RDL的最优化结构，预计将显著提升生产效率。

LB Semicon首席执行官Namseog Kim表示："此次Direct RDL的联合开发是强化SK keyfoundry与LB Semicon技术竞争力的重要里程碑。未来我们将继续深化合作，共同在高可靠性基础上，扎根下一代半导体封装市场。"

SK keyfoundry首席执行官Derek D. Lee表示："本次与封装专家LB Semicon的协作，不仅验证了我们在半导体制造领域的先进综合能力，也标志着我们成功将其融入尖端封装工艺。SK keyfoundry将继续携手LB Semicon，不断深化合作，致力于成为全球领先、具备高性能与高可靠性能力的优质代工企业。"

关于 SK keyfoundry

SK keyfoundry总部位于韩国，是专注于模拟与混合信号领域的8英寸纯晶圆代工企业，为消费电子、通信、计算、汽车和工业等多个领域的半导体企业提供专业服务。其广泛的技术组合与多样化的工艺节点使其能够灵活应对全球客户不断演变的需求。获取更多信息，请访问https://www.skkeyfoundry.com。

稿源：美通社