该合作伙伴关系将会提高开展业务的速度

首屈一指的技术服务和咨询公司Wipro Limited（NYSE：WIT，BSE：507685，NSE：WIPRO）今日与思科（NASDAQ：CSCO）合作推出托管私有5G即服务解决方案。该新产品支持企业客户将私有5G与其现有LAN/WAN/云基础设施无缝集成，从而实现更出色的业务成果。

5G和其他互补技术正在跨信息技术 (IT) 和运营技术 (OT) 基础设施推动工作性质的变化和数字化转型。思科和Wipro的托管私有5G旨在支持希望利用私有5G网络优势的组织，而无需购买、运营和维护网络。由于Wipro和思科承担了实施该解决方案的技术、运营和商业风险，托管私有5G即服务解决方案通过最大限度地降低与前期资本支出 (Capex) 投资相关的风险并加快技术采用，令企业客户受益匪浅。

思科网络高级副总裁兼供应商移动总经理Masum Mir表示：“私有5G已为工厂、供应链、大学和企业园区、娱乐场所、医院等广泛用例提供了连接性。我们与Wipro携手创建了一个简单直观的私有5G解决方案，利用5G、物联网、边缘和Wi-Fi6技术的优势来改善客户成果。”

托管私有5G解决方案以思科行业领先的移动核心技术和物联网 (IoT) 产品组合为基础——涵盖物联网传感器和网关、设备管理软件，以及监控工具和仪表板。该解决方案由Wipro为客户无缝构建、运营和管理。为支持合作伙伴关系，Wipro创建了专门的私有5G实验室来构建、测试和演示行业用例。

Wipro FullStride Cloud全球负责人Jo Debecker表示：“Wipro和思科在为企业和行业构建安全网络方面拥有多年的经验。我们都致力于建立合作伙伴关系，并为我们的客户提供安全的云托管私有5G服务。由于这是一种即服务解决方案，它提供了最大的益处，同时最大限度地降低了与拥有私有网络相关的人力资源和成本。”

Wipro Limited 5G/连接服务副总裁Lourdes Charles说道： “私有5G集成将确保组织立足于新革命的前沿。我们很高兴能拓展思科和Wipro之间的长期战略关系，从而为企业客户提供托管私有5G解决方案。为简化客户体验，该解决方案将验证关键任务用例、运营服务级别协议和生命周期管理。Wipro全面致力于通过我们的5G Def-i平台，帮助客户使用其私有5G网络，并提供一流的技术、定价和性能。”

关于Wipro Limited

Wipro Limited（NYSE：WIT，BSE：507685，NSE：WIPRO）是一家领先的技术服务和咨询公司，专注于构建创新解决方案，以满足客户最复杂的数字化转型需求。我们利用咨询、设计、工程和运营等方面的整体能力组合，帮助客户实现其最雄心勃勃的抱负，并塑造面向未来的可持续业务。我们在66个国家/地区拥有超过250,000名员工和业务合作伙伴，并致力于兑现我们的承诺，即帮助我们的客户、同事和社区在瞬息万变的世界中蓬勃发展。如需更多信息，请访问我们的网站www.wipro.com。

前瞻性陈述

本文包含的前瞻性陈述代表Wipro对未来事件的看法，其中有许多在本质上具有固有的不确定性，并不在Wipro控制范围之内。此等陈述包括但不仅限于与Wipro发展前景、其未来财务经营业绩及其计划、预期和打算有关的陈述。Wipro提醒读者，本文中的前瞻性陈述受风险和不确定性影响，可能造成实际结果与此等陈述中预测的结果大相径庭。这些风险和不确定性包括但不仅限于与以下因素有关的风险和不确定性：我们盈利、收入和利润的波动；我们创造和管理增长、完成拟议之企业行动的能力；IT服务领域的激烈竞争；我们保持成本优势的能力；印度工资水平的提高；我们吸引和保留高技能专业人员的能力；固定价格、固定时间的框架协议下产生的时间和成本超支；客户集中；移民限制；我们管理国际业务运营的能力；我们重点关注领域的技术需求的减少；电信网络中断；我们成功完成和整合潜在收购的能力；我们服务合同中的损害赔偿责任；我们的战略投资目标公司能否成功；政府财政奖励的撤销；政治动荡；战争；关于融资或收购印度以外公司的法律限制；他人对我们知识产权的非法使用；以及影响我们业务和行业的一般经济形势。

我们向美国证券交易委员会提交的文件（包括但不限于20-F表格上的年报）中更全面地描述了可能影响我们未来经营业绩的其他风险。这些文件可在www.sec.gov上获取。我们可能会不时做出其他书面和口头前瞻性陈述，包括公司向美国证券交易委员会提交的文件和我们向股东提交的报告中包含的陈述。我们不承诺更新我们或代表我们不时作出的任何前瞻性陈述。

免责声明：本公告之原文版本乃官方授权版本。译文仅供方便了解之用，烦请参照原文，原文版本乃唯一具法律效力之版本。

在 businesswire.com 上查看源版本新闻稿: https://www.businesswire.com/news/home/20230607005571/zh-CN/

软件定义汽车的概念融合了现实需求与蓝图畅想。日前，在黑芝麻智能主办的"2023智能汽车芯片高峰论坛"上，黑莓QNX中国大中华区首席代表董渊文发表"车规级操作系统 - 汽车电子软件的基石"主题演讲。

QNX 是黑莓旗下全资子公司，作为黑莓核心部门IOT技术方案事业部的最重要组成部分，承担黑莓业务中操作系统汽车基础平台软件、数据安全、物联网IOT及云计算、专利部门、无线射频单元等重要业务内容。在汽车行业演进的进程中，黑莓QNX已为众多汽车制造商和一线汽车品牌在一系列关键系统中提供支持。黑莓QNX也与黑芝麻智能开展了合作，联合打造高可靠、高性能、灵活开放的自动驾驶平台。

汽车产业的发展推动着汽车电子的变革，从硬件使能的汽车，到软件使能的汽车，再到如今软件定义的汽车。董渊表示，汽车电子软件其实都是跑在汽车的各个电脑里，每个电脑下面都有关键技术，从下往上依次是芯片、操作系统、中间件、算法和应用、数据和云。在这五层当中，后四层都是软件，所以在汽车电子的每个电脑上的五大关键技术当中，有80%的技术都是软件，从这方面可以看出来，软件在定义汽车当中的一个重要作用。对于操作系统来说，它是所有汽车软件的一个基础，上层软件的承载。

汽车电子内部系统类似一堆电脑组成的网络系统，从分散的电子元件到以功能集合的域控制器融合，是汽车电子发生的变革。2014年，黑莓QNX从座舱开始开发域控制器融合方案，提出了一芯多屏的方案。针对目前最典型的三域控制器架构 -- 高性能计算域控制器、智能数字座舱控制器、自动驾驶域控制器，黑莓QNX提供通过功能安全认证的基础软件。黑莓QNX的策略是跟随大主机厂和大tire1的需求，黑莓QNX基础软件系统中的每一个模块、每一个单元，都是以服务的形式去开发的，并且经过众多主机厂和tire1的检验。

黑莓QNX对于功能安全还有自己的理念，认为满足空间隔离、时间隔离、消息隔离和通信隔离这四个条件，是整个软件系统功能安全的基础，并且它不只适用于QNX，而是适用于所有的基础软件系统。

董渊最后谈到了舱驾一体的平台。过去几年中发生了汽车电子五大域的域内融合，2022年下半年，域间融合开始发生，黑莓QNX就此已经开始与合作伙伴进行合作。针对主机厂和tire1关注的成本问题，董渊表示，黑莓QNX开始做智能座舱预控制器融合时，也遇到过相同的问题，但是现在回头看，一芯多屏的座舱方案，量产的平台车型大概有六七十个，成本的下降趋势是非常明显的，这样的成本变化路径也适用于舱驾一体的方案。

对于和黑芝麻智能的合作，董渊表示，黑莓QNX的基础软件模块都已经适配到黑芝麻智能华山二号A1000和A1000 Pro 芯片上，接下来将适配到武当系列C1200芯片上。

稿源：美通社

2023年6月8日，致力于亚太地区市场的国际领先半导体元器件分销商---大联大控股宣布，其旗下世平推出基于恩智浦（NXP）S32K116和PJF7992芯片的车辆无钥匙系统（PEPS）评估板方案。

图示1-大联大世平基于NXP产品的车辆PEPS评估板方案的实体图

汽车无钥匙系统（PEPS）作为车辆智能化变革下的一项创新技术，正在被广泛应用于各种车型中。PEPS系统主要具有三项功能，即PKE（Passive Keyless Entry）被动式无钥匙进入、RKE（Remote Keyless Entry）遥控式免钥匙进入以及IMMO（Immobilizer）防盗控制系统。大联大世平基于NXP S32K116和PJF7992芯片推出的车辆无钥匙系统（PEPS）评估板方案主要用于实现IMMO功能，提高车辆的安全性。

图示2-大联大世平基于NXP产品的车辆PEPS评估板方案的场景应用图

本方案分为两部分，一部分是基于NXP S32K116 MCU设计的主控板和另一部分是基于NXP PJF7992的低频驱动板。其中，S32K116 MCU采用Arm Cortex-M0+内核，频率可达48MHz，片上集成了128KB闪存和CAN/CAN-FD控制器，具有丰富的外设资源、灵活的可扩展性以及极高的安全性，可为汽车应用提供强大的支持。借助S32K116实现的主控板可驱动OLED屏幕、LED灯、用户按键等模块，并且集成了CAN、LIN和UART连接，兼容两个高低频统一接口，支持J-Link调试。

PJF7992是一款完全集成的基站IC，该IC设计用于提供对应答器的读写与访问，具有高集成度和较少的外部组件数量。其集成了强大的可编程天线驱动器/调制器、LIN收发器、高性能自适应采样时间AM/PM解调器，支持单线通信，具有天线开路和短路检测功能。在功耗方面，PJF7992具有超低功率待机模式，可延长待机时间。将基于PJF7992的低频驱动板外接天线，该天线可用作发射信号和接受信号，当钥匙电量耗尽时，靠近天线，可通过互感充电，并实现低频认证，从而实现PEPS应用中的IMMO功能。

图示3大联大世平基于NXP产品的车辆PEPS评估板方案的方块图

在汽车智能化的趋势下，车辆PEPS设计已经成为车企差异化竞争的手段之一，大联大世平基于NXP产品的车辆无钥匙系统解决方案为PEPS系统设计提供了一种参考思路，可缩短用户在PEPS系统开发中的时间。

核心技术优势：

可外接低频天线驱动板和高频接收器，并用于开发PEPS应用；

使用S32K系列芯片，符合AEC-Q100规范。

方案规格：

S32K116芯片特征：

Arm Cortex-M0+ up to 48MHz；

Flash/RAM：128KB/17KB；

外设资源：2×16bit timer、1×32bit LP timer、RTC、1×LPSPI、2×LPUART、1×FlexCAN、1×16（12-bit）ADC。

PJF7992芯片特征：

集成的单芯片基站；

集成强大的可编程天线驱动器/调制器；

集成LIN收发器（物理层兼容0和SAE J2602，兼容lin1.3）；

支持单线通信；

高性能自适应采样时间AM/PM解调器；

外部时钟参考情况下的片上时钟振荡器和分频器；

天线开路和短路检测；

低功耗和超低功率待机模式。

如有任何疑问，请登陆【大大通】进行提问，超过七百位技术专家在线实时为您解答。欢迎关注大联大官方微博（@大联大）及大联大微信平台：（公众账号中搜索“大联大”或微信号wpg_holdings加关注）。

关于大联大控股：

大联大控股是全球领先、亚太区最大的半导体元器件分销商*，总部位于台北(TSE:3702)，旗下拥有世平、品佳、诠鼎及友尚，员工人数约5,000人，代理产品供货商超250家，全球78个分销据点，2022年营业额达259.7亿美金。大联大开创产业控股平台，专注于国际化营运规模与在地化弹性，长期深耕亚太市场，以「产业首选．通路标杆」为愿景，全面推行「团队、诚信、专业、效能」之核心价值观，连续22年蝉联「优秀国际品牌分销商奖」肯定。面临新制造趋势，大联大致力转型成数据驱动(Data-Driven)企业，建置在线数字化平台─「大大网」，并倡导智能物流服务(LaaS, Logistics as a Service)模式，协助客户共同面对智能制造的挑战。大联大从善念出发、以科技建立信任，期望与产业「拉邦结派」共建大竞合之生态系，并以「专注客户、科技赋能、协同生态、共创时代」十六字心法，积极推动数字化转型。(*市场排名依Gartner 2023年03月公布数据)

作者：Erbe D. Reyta，硬件应用工程师

Valentin Beleca，系统集成工程师

Mihai Bancisor，系统集成工程经理

摘要

在涉及射频(RF)的硬件测试中，选择可配置、已校准的可靠信号源是其中最重要的方面之一。本文提供了基于Raspberry Pi的高度集成解决方案，其可用于合成RF信号发生器，输出DC至5.5 GHz的单一频率信号，输出功率范围为0 dBm至-40 dBm。所提出的系统基于直接数字频率合成(DDS)架构，并对其输出功率与频率特性进行了校准，可确保在整个工作频率范围中，输出功率保持在所需功率水平的±0.5 dB以内。

简介

RF信号发生器，尤其是微波频率的RF信号发生器，以前通常是基于锁相环(PLL)频率合成器¹来构建。PLL支持从低频参考信号生成稳定的高频信号。图1显示了一个基本PLL模型。该模型由反馈系统（其中包括一个包括一个电压控制振荡器（VCO）用于改变输出频率）、误差检测器（用于比较输入参考频率和输出频率）以及分频器组成。当分频器的输出频率和相位等于输入参考的频率和相位时，环路被认为处于锁定状态。^2–5

图1.基本PLL模型

根据应用的不同，DDS架构作为频率合成器可能比PLL提供了一种更好的替代方案。。图2显示了一个典型的基于DDS的信号发生器。调谐字应用于相位累加器，由后者确定输出斜坡的斜率。累加器的高位经过幅度正弦转换器，最终到达DAC。与PLL相比，DDS的架构具有明显的优势。例如，DDS数字相位累加器可实现比基于PLL的频率合成器更精细的输出频率调谐分辨率。

图2.基于DDS的典型信号发生器

PLL切换时间是其反馈环路建立时间和VCO响应时间的函数，由于自身性质的限制，其速度较慢，而DDS仅受数字处理延迟的限制，因此具有更快的切换速度。在电路板尺寸方面，DDS的面积更小，便于系统设计，许多硬件RF设计难题也迎刃而解⁶。

下一部分将讨论CN0511。一款基于DDS架构的完整DC至5.5 GHz正弦波信号发生器的总体系统设计。接下来将讨论矢量信号发生器架构及其规格。而后将重点讨论系统时钟，包括时钟参考要求以及时钟管理单元和矢量信号发生器之间的电路连接。也会涉及电源架构和系统布局，并进一步说明整体系统如何实现高功率效率和合理的散热性能。随后的“软件架构和校准”部分将围绕系统软件控制和校准展开讨论。该部分将解释软件提供的灵活控制以及如何校准输出功率。最后一部分将说明整体系统性能，包括系统相位噪声、校准输出功率和系统的热性能。

系统级架构和设计考量

A：系统级设计

图3所示系统是基于DDS架构的完整DC至5.5 GHz正弦波信号发生器。四开关DAC核心和集成输出放大器在整个工作频率范围内提供极低的失真，并配有50Ω的输出匹配终端。

板载时钟解决方案包括参考振荡器和PLL，因而无需外部时钟源。所有电源均来自Raspberry Pi平台板，其具有超高电源抑制比(PSRR)稳压器和无源滤波功能，可使大幅减小电源转换器对RF性能的影响。

图3.CN0511：基于RPI的频率合成RF信号发生器

图4.所用矢量信号发生器(AD9166)的功能框图

图5.ADF4372 RF8x输出级

图3所示架构可用于雷达、自动测试、任意波形发生器和单音信号发生器等各种应用。而本文中实现了单音信号发生器应用。以下小节将讨论CN0511包含的主要集成器件。

B：矢量信号发生器

如图4所示，所使用的DC至9 GHz矢量信号发生器包含一个6 GSPS（1倍不归零模式）DAC、8通道、12.5 Gbps JESD204B数据接口以及一个具有多个数控振荡器(NCO)的DDS。同时该器件是高度可配置的数字数据路径，包括插值滤波器、反SINC补偿和数字混频器，支持灵活的频谱规划。

图4所示系统利用DAC的48位可编程模数NCO以非常高的精度（43 μHz频率分辨率）实现了信号的数字频移。该DAC的NCO仅需要SPI写入接口速度达到100 MHz即可快速更新频率调谐字(FTW)。SPI还支持配置和监控该DAC中的各种功能模块。本设计未使用JESD通道，器件仅在NCO模式下使用。

图4中的矢量信号发生器集成了单端、50 Ω匹配的输出RF放大器，因此无需采用复杂的RF输出电路接口。表1显示了AD9166的主要规格和在各种条件下的性能。

表1.AD9166主要规格

C：系统时钟

图2中的系统使用了ADF4372 PLL（见图5），这是一款集成VCO的宽带频率合成器，当与外部环路滤波器和外部参考频率一起使用时，可以作为小数N分频或整数N分频频率合成器。此外，VCO频率可进行1、2、4、8、16、32或64分频，因此用户可以在RF8x产生低至62.5 MHz的RF输出频率。

时钟源的质量（例如其相位噪声和杂散特性）以及其与高速DAC时钟输入的接口，会直接影响交流性能。因此，相位噪声和其他频谱内容将会被直接调制到输出信号上。为实现最佳整数边界杂散和相位噪声性能，ADF4372使用了单端参考输入信号，然后将其倍频以产生用于高速DAC的时钟，如图6所示。

图6.ADF4372和AD9166之间的电路连接

D：电源架构

CN0511的系统电源树如图7所示，基于系统负载要求将其效率提高到90%，分别使用了LTM8045、LTM4622和ADP5073开关稳压器，。并选用ADM7150、ADM7154和ADP1761等低压差线性稳压器(LDO)来为DAC、放大器、PLL和VCO供电，其有超低噪声和高PSRR性能，可实现最佳相位噪声性能。

使用电源时序控制器LTC2928来确保高速DAC按正确顺序上电，避免损坏其内部电路。该电源时序控制器IC可监测和管理四个电压轨，并具有控制各电压轨的上电时间和其他监控功能，其中包括欠压和过压监控与报告功能。

E：布局考虑

对于这种需要极高性能和较高输出频率的应用，PCB（印刷电路板）材料的选择会对结果有很大影响。图8显示了推荐的CN0511 PCB叠层，它在包含RF走线的层上使用Rogers 4350电介质材料，最大程度上减少3GHz以上的信号衰减，并确保在RF输出处获得最佳的信号完整性。

图8.推荐的PCB横截面和叠层

热性能与PCB设计和工作环境直接相关。为改善设计的散热性能，在PCB散热焊盘上打了散热通孔。

图7.系统电源树

软件架构和校准

A：软件控制

在任何涉及信号发生器的应用都希望能够轻松灵活地控制仪器设备。因为它只需要将一张带有Kuiper Linux镜像的SD卡插入Raspberry Pi，因而可以认为CN0511是即插即用的。Kuiper Linux镜像包含控制信号发生器所需的所有必要软件。有两种方法可改变输出功率和频率：使用PyADI-IIO模块写入代码，或使用IIO-Oscilloscope图形用户界面(GUI)输入所需的输出。

PyADI-IIO是ADI硬件的Python抽象模块，带有工业输入/输出(IIO)驱动程序。此模块为控制硬件提供了简单易用的Python方法和属性。通过非常简单的Python代码行即可控制该板，这些代码可以在本地或远程运行。可以使用简单的for循环和一些延迟来创建任何频率扫描，用于测试其他设备。

IIO-Oscilloscope是一个跨平台GUI应用程序，需要用户输入输出功率幅度和频率作为参数。

PyADI-IIO和IIO-Oscilloscope这两个模块均提供了结温传感器的输出：一个在PLL IC内，另一个在矢量信号发生器IC内。图9展示了这两个软件模块以及与CN0511板通信所需的其他组件（libAD9166、LibIIO和Linux内核）。图9中显示的libAD9166是在Kuiper镜像上预装的另一个库，用于准确控制输出功率，包含输出校准功率所需的C++代码，并特定使用于该板。关于如何实现校准的理论将在B节：输出功率校准中继续讨论。

图9.通过PyADI-IIO和IIO-Oscilloscope与设备通信所需的软件组件框图

B：输出功率校准

在信号发生器应用中，频带平坦度是一个关键参数。在该系统中，输出功率与频率的关系特性主要由矢量信号发生器的输出决定。随着频率提高，输出阻抗从其直流值开始减小。输出阻抗的这种变化以及负载处的任何阻抗失配都会直接影响输出功率。此外，可预测的sinc滚降也会影响输出功率的频率响应。图10讨论并显示了测得的未校准输出功率与频率的关系。为了克服这些不利因素，我们对输出功率与频率的关系进行了软件校准。

用于校正输出功率的旋钮包含了AD9166的两个寄存器：设置满量程电流的10位寄存器Ioutfs_reg（地址0x42和0x41）和设置满量程电流的16位寄存器Iout_reg（地址0x14E和0x14F）。这两个寄存器负责控制AD9166 DAC的输出电流，这也是AD9166放大器的输入（图3）。

Ioutfs_reg提供大约10 dBm的输出功率动态范围，这是用于调整图10所示不必要特性的理想值。

图10.输出功率与频率的关系：未校准的输出功率

从测量结果来看，每个PCB样片都显示出图10所示的相同形状特性，只是偏移存在差异。考虑到这一点，我们开发了两个校准例程。第一个校准程序只需执行一次，用于获取校准整个形状所需的参数，使其平坦化，；第二个程序则用于校正不同板之间的偏移误差，并作为每片板的生产测试运行。两个校准例程均通过输出测量、计算和基于计算的寄存器调整来完成。

第一个校准例程的主要设计思路如图11所示。首先，图10中的整个特性曲线被分成多个频率区间，这些区间可以用从f_min[x]到f_max[x]的线段来近似表示，其中x是区间的索引，x ∈ [0, 31]，并且x为正整数。实际设计选择了31个区间，但为了更好地举例说明，图11a中只显示了三个区间。对于每个区间，需要获得两个常数：一个是用于偏移校正的Offset_correction（图11b）；一个是用于增益校正的Gain_correction（图11c）。还需要存储参数f_min[x]以跟踪区间。

图11.校准例程的可视化举例：(a) 将特性曲线分成多个部分；(b) 对每个部分进行偏移校正；(c) 对每个部分进行斜率校正。

图12a为第一个校准例程的工作原理伪代码流程图。为完成此算法，需要使用非常精确的频谱分析仪来测量输出功率（使用Keysight E5052B/R&S FSUP）。第一个例程（图12a）产生的参数用于第二个校准例程，如图12b所示。

图12.伪代码流程图：(a) 只运行一次的第一个校准例程；(b) 在每个CN0511板上运行的第二个校准例程。

第二个校准例程（图12b）是针对生产测试中每个PCB样片运行的，并为每个区间的Offset_correction参数增加同一常数。在第二个例程结束时，对于每个区间，修改的参数Offset_correction[x]、Gain_correction[x] 和f_min[x]都将存储在电路板的EEPROM中。当电路板工作时，这些参数将在软件中进一步使用。

为设置校准输出功率，软件使用公式1来计算调整频率fx处的输出功率的Ioutfs_reg寄存器值，以。fx是区间x内的频率：fx ∈ [F_min[x], f_max[x])，fx为实正数，f_min[x]是索引为x的区间的最小频率。

如公式1所示，电路板上必须为每个x区间存储三个参数，以便进行输出校正：即Offset_correction[x]、Gain_correction[x]和f_min[x]。

系统性能

A：校准输出功率

图13显示了CN0511在几种不同输出功率水平下的宽带补偿频带平坦度。对于设置在0 dBm和-40 dBm之间的任何输出功率，从DC到5.5 GHz的整个频带内的精度为±0.5 dBm。

图13.校准输出功率与频率的关系

B：相位噪声

时钟源的质量以及其与AD9166时钟输入端的接口会直接影响相位噪声性能。在指定频率偏移处的相位噪声和杂散会被直接转为输出信号。图14显示了经过测量的单边带(SSB)相位噪声与频率偏移的关系。所有数据都是在输出功率设置为满量程的情况下收集的。使用板载122.88 MHz CMOS压控晶体振荡器用作系统时钟参考。

图14.系统相位噪声性能

C：热性能

根据应用和配置，高速DAC的功耗可能接近4 W。该器件使用裸露芯片封装来降低热阻并允许芯片直接散热。使用带风扇的机械散热器来散发封装的热量。在安装散热器的情况下，LTM4622在25°C的环境温度下显示出的最高温度读数约为60.6°C。

结论

本文提出了一种高频、低失真、低噪声的信号源。所介绍的系统是一种采用基于高速DAC的DDS架构的低成本RF信号频率合成器解决方案，通过使用基于DDS技术的矢量信号发生器，该系统较之简单PLL的有多项优势，例如简单化、低失真、高分辨率调谐、近乎瞬时的跳频、相位和幅度调制。

DDS架构的多项优势使得调整和校准输出功率以及微调输出频率成为可能。在系统中添加校准例程可为用户提供从DC到5.5 GHz的输出参考信号音，精度为±0.5 dBm，动态范围为0 dBm到-40 dBm。对于实验室仪器而言，这是一种近乎理想的解决方案。

致谢

感谢所有为本文提供宝贵技术支持的ADI工程师。

参考资料

1.Paul R. Gray、Paul J. Hurst、Stephen H. Lewis和Robert G. Meyer。模拟集成电路分析与设计。Wiley，2009年1月。

2.Mike Curtin和Paul O’Brien。“用于高频接收器和发射器的锁相环”。《模拟对话》，第33卷第3期，1999年7月。

3.VCO设计手册。Mini-Circuits Corporation，1996年。

4.Leon W. Couch。数字和模拟通信系统。Macmillan Publishing Company，1990年。

5.Peter Vizmuller。射频设计指南。Artech House，1995年。

6.Jim Surber和Leo McHugh。“单芯片直接数字频率合成与模拟PLL”。《模拟对话》，第30卷第3期，1996年7月。

7.EVAL-CN0511-RPIZ用户指南。ADI公司，2023年1月。

关于ADI公司

Analog Devices, Inc. (NASDAQ: ADI)是全球领先的半导体公司，致力于在现实世界与数字世界之间架起桥梁，以实现智能边缘领域的突破性创新。ADI提供结合模拟、数字和软件技术的解决方案，推动数字化工厂、汽车和数字医疗等领域的持续发展，应对气候变化挑战，并建立人与世界万物的可靠互联。ADI公司2022财年收入超过120亿美元，全球员工2.4万余人。携手全球12.5万家客户，ADI助力创新者不断超越一切可能。更多信息，请访问www.analog.com/cn。

关于作者

Erbe D. Reyta自2011年起担任ADI公司Circuits from the Lab®计划的硬件应用工程师，主要从事精密系统硬件的开发。他在菲律宾迪里曼大学获得了电子与通信工程学士学位，并在菲律宾马尼拉城市大学获得了计算机工程硕士学位。

Valentin Beleca是ADI公司的系统集成工程师，从事PCB设计工作。他于2021年11月在罗马尼亚克卢日-纳波卡加入ADI公司。他目前是克卢日-纳波卡科技大学集成电路与系统硕士课程的硕士生，拥有克卢日-纳波卡科技大学电子与电信学士学位。

Mihai Bancisor是客户办公室解决方案部的系统集成工程经理，已在ADI公司工作11年。他主要致力于软件定义无线电和系统化模块应用。他拥有克卢日-纳波卡科技大学应用电子学专业学士学位和工程硕士学位。