All Node List by Editor

2021年1月25日，Linley Group宣布2020年度算法处理器（IP）类别的最佳性能奖授于法国Vsora的PetaFLOPS计算平台AD1028.

AD1028是全球第一个可加速第4级（L4）和5级（L5）自动驾驶汽车设计的PetaFLOPS计算平台。

VSORA执行长Khaled Maalej表示：“我们的处理器能得Linley Group的认可，并给予了极高的评分，让我们深感荣幸”。Linley Group《微处理器报告》的高级分析师Mike Demler在评估中称：“ VSORA的AD1028将高性能DSP功能与AI加速相结合，从而在2020年度的评比中超越了其他处理器IP厂商。在7nm工艺上提供了PetaFLOPS的可编程处理器IP, 成功地进入L4和L5级别的自动驾驶商业应用，这是自动驾驶行业的重大突破”

Linley Group分析师每年在全球范围选择新兴的半导体和微处理器等进行评估，分析师根据所选产品的性能，功耗, 功能, 应用及设计内容等来确定最佳获奖者。

VSORA的AD1028

AD1028模块为多核DSP集成AI单元, 该架构无需协处理器和硬件加速器，是自动驾驶汽车中实现粒子滤波器的最理想选择。AD1028应用于具有800万个单元的粒子滤波器，可在远低于10豪秒的时间内处理1600万个粒子。著名的Yolo 3 算法在AD1028上处理全高清（FHD）图像仅需1.6毫秒，即可高达625帧图像/秒的运算量。

AD1028可重新编程，且无需任何特定算法。可针对用户应用, 定制可变量化功能，以减少芯片面积和功耗。将神经网络加速与先进的数字信号处理（DSP）结合在同一芯片上，超过了PetaFLOPS计算能力，具有超过85％的使用效率，接近理论上的最大处理能力，并解决了外部内存带宽的瓶颈。

关于Vsora

法商维数为芯片制造商提供高性能知识产权（IP）解决方案，是应用于最新一代的人工智能，汽车驾驶辅助系统（ADAS）和5G数字通讯系统中的高端信号处理。其强大的多核数字讯号处理（DSP）架构省下了对DSP协处理器和硬件加速器的需求，通过软件编程实现了极大的灵活性。

关于Linely Group

Linley Group是业界领先的半导体独立技术分析机构，可用于各种应用，包括网络，通讯，数据中心应用，移动和嵌入式。该公司提供策略咨询服务，深入的分析报告以及针对芯片和系统设计的先进技术的讨论。著名的微处理器报告（周刊）是Linely Group旗下一间出版社。

1月25日晚间，深科技(000021)公告，中国证监会发行审核委员会对公司非公开发行股票的申请进行了审核。根据会议审核结果，公司本次非公开发行股票的申请获得通过。

公司此前在定增预案中披露，公司拟非公开发行不超8933万股股票，募资不超17.1亿元，扣除发行费用后将全部用于存储先进封测与模组制造项目。

深科技表示，公司作为全球领先的电子制造服务(EMS)专业提供商，在现有EMS核心业务基础上，通过自主创新与投资并购等方式，优化产业结构，加大力度布局集成电路封装测试等战略性新兴产业，力争实现经营业务的转型升级。

对于此次非公开发行股票募资的目的，深科技表示，公司集成电路业务发展顺应国家集成电路产业发展战略，按照整体战略部署，提供从芯片封测、SMT制造、IC组装到模组销售的“一站式”全产业链服务。

助推国内存储芯片厂商加快形成涵盖存储器技术研发、产品设计、晶圆制造、芯片封装与测试、产品销售的全产业链体系，助力国家集成电路产业存储器芯片和产品全产业链条的早日实现。

随着本次募投项目的实施，有利于打破国内存储器领域对进口产品的依赖和技术壁垒，加速存储器国产化替代进程，提升国产存储器芯片的产业规模，促进我国存储器产业链发展。

深科技称，公司全资子公司沛顿科技专注存储芯片封测业务16年以上，拥有国际先进水平的封装和测试生产线，在封测行业已有多年的生产技术积累经验，占据国内DRAM出货量约20%的份额，是国内最大的DRAM和Flash存储芯片封装测试企业之一。

公司产品技术、制造工艺与世界先进水平同步。本次非公开发行募集的资金将全部用于“存储先进封测与模组制造项目”，为客户提供存储芯片封测和模组制造产能。随着本次募投项目的实施，公司将进一步提升产能，扩大市场份额，全面提升公司核心竞争力，满足快速增长的市场需求，为公司顺利开拓市场奠定坚实基础。

此外，深科技还表示，本次非公开发行募集资金可以缓解公司的资金压力，改善公司的资产负债比例。本次募投项目投产后，公司将更加高效地服务于客户，产生良好的经济效益，提升上市公司的资产质量和盈利能力，实现国有资产的进一步保值增值。

文稿来源：中证网

进一步巩固了在 DRAM 和 NAND 领域的技术领先地位

2021年 1 月 27 日，中国上海 — 内存与存储解决方案领先供应商 Micron Technology Inc. (美光科技股份有限公司，纳斯达克股票代码：MU) 今日宣布批量出货基于 1α (1-alpha) 节点的 DRAM 产品。该制程是目前世界上最为先进的 DRAM 技术，在密度、功耗和性能等各方面均有重大突破。这是继最近首推全球最快显存和 176 层 NAND 产品后，美光实现的又一突破性里程碑，进一步加强了公司在业界的竞争力。

美光技术与产品执行副总裁 Scott DeBoer 先生表示：“ 1α 节点印证了美光在 DRAM 领域的领先成就，同时也是我们对前沿设计和技术不懈追求的成果。对比我们上一代的 1z DRAM 制程，1α 技术将内存密度提升了 40%，为将来的产品和内存创新提供了坚实的基础。”

美光计划于今年将 1α 节点全面导入其 DRAM 产品线，从而更好地支持广泛的 DRAM 应用领域——为包括移动设备和智能车辆在内的各种应用提供更强的性能。

美光继续领跑多个内存应用市场

美光执行副总裁兼首席商务官 Sumit Sadana 先生表示：“我们全新的 1α 技术将为手机行业带来最低功耗的 DRAM，同时也使美光于数据中心、客户端、消费领域、工业和汽车领域的 DRAM 客户受益匪浅。内存和存储预计是未来十年增长最快的半导体市场，美光凭借领先业界的 DRAM 和 NAND 技术，将在这个快速增长的市场中立于不败之地。”

美光的 1α 技术节点使内存解决方案更节能、更可靠，并为需要最佳低功耗 DRAM 产品的移动平台带来运行速度更快的 LPDDR5。美光为移动行业提供最低功耗的 DRAM 平台，实现了 15% 的节能[1]，使 5G 用户在不牺牲续航的同时能在手机上进行更多任务操作。

美光的 1α 先进内存节点提供 8Gb 至 16Gb 的密度，将助力美光现有的 DDR4 和 LPDDR4 系列产品延长生命周期，并能为美光在服务器、客户端、网络和嵌入式领域的客户提供更低功耗、更可靠的产品及更全面的产品支持，从而降低客户再次验证的成本。对于具备较长产品生命周期的汽车嵌入式解决方案、工业 PC 和边缘服务器等应用场景而言，1α 制程同样保证了在整个系统生命周期内更具优势的总体拥有成本。

供应情况

美光位于台湾地区的工厂已开始批量生产 1α 节点 DRAM，首先出货的是面向运算市场的DDR4 内存以及英睿达 (Crucial) 消费级 PC DRAM 产品。美光同时也已开始向移动客户提供 LPDDR4 样片进行验证。公司将在 2021 自然年内推出基于该技术的更多新产品。

 [1] 与美光上一代 1z 制程移动设备 DRAM 相比，功耗降低了 15%。

关于Micron Technology, Inc.（美光科技股份有限公司）

美光科技是创新内存和存储解决方案的业界领导厂商。凭借旗下全球性品牌 Micron®（美光）和Crucial®（英睿达），美光丰富的高性能内存和存储技术组合——包括 DRAM、NAND、3D XPoint™及NOR，通过改变世界使用信息的方式来丰富全人类生活。凭借逾40年的技术领军地位，美光的内存及存储解决方案帮助移动端、数据中心、客户端、消费端、工业、图形、汽车、网络等重要市场实现了颠覆性发展趋势，包括人工智能、5G、机器学习和自动驾驶。美光科技的普通股在纳斯达克上市交易，股票代码是 MU。如需了解Micron Technology, Inc.（美光科技股份有限公司）的更多信息，请访问 cn.micron.com。

作者：ADI公司  Brad Hall

随着全球连接需求的增长，许多卫星通信(satcom)系统日益采用Ka频段，对数据速率的要求也水涨船高。目前，高性能信号链已经能支持数千兆瞬时带宽，一个系统中可能有成百上千个收发器，超高吞吐量数据速率已经成为现实。

另外，许多系统已经开始从机械定位型静态抛物线天线转向有源相控阵天线。在增强的技术和更高集成度的推动下，元件尺寸得以大幅减小，已能满足Ka频段的需求。通过在沿干扰信号方向的天线方向图中形成零位，相控阵技术还能提高降干扰性能。

下面将简要描述现有收发器架构中存在的一些折衷选项，以及不同类型的架构在不同类型的系统中的适用性。本分析将分解介绍卫星系统的部分关键技术规格，以及如何从这些系统级技术规格获得收发器信号链层各组件的规格。

从系统级分析向下分解技术规格

从宏观层面来看，卫星通信系统需要维持一定的载噪比(CNR)，此为链路预算计算的结果。维持该CNR可以保证一定的误码率(BER)。需要的CNR取决于多种因素，如纠错、信息编码、带宽和调制类型。确定CNR要求之后，就可以依据高层系统要求向下分解得到各个接收器与发射器的技术规格。一般地，首先得到的是收发器的增益-系统噪声温度(G/T)品质因数和发射器的有效全向辐射功率(EIRP)。

对于接收器，要从G/T得到低层接收器信号链规格，系统设计师需要知道天线增益和系统噪声温度，该值为天线指向与接收器噪声温度的函数，如等式1所示。基于此，可以用等式2得到接收器温度。

然后可以用等式3计算接收器信号链的噪声指数：

获知接收器噪声指数以后，可以进行级联分析，确保信号链是否符合这些必要技术规格的要求，以及是否需要进行调整。

对于接收器，首先基于接收器的距离（地到卫星或卫星到地的距离）和接收器灵敏度确定需要的EIRP。获知EIRP要求之后，需要在发射信号链的输出功率与天线增益之间做出折衷。对于高增益天线，可以减小发射器的功耗和尺寸，但其代价是增加天线尺寸。EIRP通过等式4计算。

只要谨慎选择信号链所用组件，就能维持输出功率不变，并且不会导致其他重要参数下降，例如干扰其他系统的输出噪声和带外射频能量。

发射器和接收器的其他重要技术规格包括：

• 瞬时带宽：信号链在任意时间点可以数字化的频谱带宽
• 功率处理：信号链在不导致性能下降的条件下要处理的最大信号功率
• 通道间的相位相干性：针对新兴的波束赋形系统，确保通道间相位的可预测性可以简化波束赋形信号的处理和校准
• 杂散性能：确保接收器和发射器不会在不期望的频率下产生射频能量，以免影响该系统或其他系统的性能

图1. 架构比较：(a) 高中频（集成TRx），(b) 双变频超外差架构（带GSPS ADC）

  (c) 单变频超外差架构（带GSPS ADC），(d) 直接变频（带I/Q混频器）

在信号链的设计过程中，务必记住这些和其他技术规格，以确保设计出能满足任何给定应用需求的高性能系统，无论是宽带多载波聚合集线器还是单个窄带手持式卫星通信终端。

通用架构比较

确定高层技术规格以后即可决定采用哪种信号链架构。前面列出过并且可能对架构产生重大影响的一个关键技术规格是瞬时带宽。该规格会影响接收器的模数转换器(ADC)和发射器的数模转换器(DAC)。为了实现高瞬时带宽，必须以更高的速率对数据转换器采样，结果一般会推高整个信号链的功耗，但是，如果从单位功耗(W/GHz)来看，则会降低功耗。

对于带宽不足100 Mhz的系统，许多情况下最好采用类似于图1a的基础架构。该架构将标准下变频级与集成式直接变频收发器芯片结合起来。集成的收发器可实现超高的集成度，从而大幅减小尺寸和功耗。

为了达到1.5 Ghz的带宽，可以将经典的双变频超外差架构与最先进的ADC技术结合起来；如图1b所示。这是一种成熟的高性能架构，集成的变频级用于滤除无用的杂散信号。根据收到的频段，用一个下变频级将接收的信号转换成中频(IF)，然后用另一个下变频级将最终的中频信号转换成ADC可以数字化的低频信号。最终中频越低，ADC性能越高，但其代价是会增加滤波要求。一般地，受组件数量增加影响，该架构是本文所提四个选项中尺寸最大、功耗最高的架构。

与其类似的选项如图1c所示，图中是一个单次变频级，用于将信号转换成高中频，再由GSPS ADC采样。该架构利用了ADC能数字化的更多射频带宽，几乎不会导致性能下降。市场上最新的GSPS ADC可以对最高9 Ghz的射频频率直接采样。在本选项中，中频中心在4 Ghz和5 Ghz之间，可在信号链滤波要求与ADC要求之间达到最佳平衡。

最后一个选项如图1d所示。该架构的瞬时带宽增幅甚至更大，但其代价是非常复杂，并且有可能导致性能下滑。这是一种直接变频架构，采用一个无源I/Q混频器，后者可以在基带上输出两个相互偏移90°的中频。然后用一个双通道GSPS ADC对各I和Q路进行数字化。在这种情况下，可以获得最高达3 Ghz的瞬时带宽。该选项的主要挑战是在信号通过混频器、低通滤波器和ADC驱动器传播时，要在I和Q路径之间维持正交平衡。根据具体的CNR要求，这种折衷可能是可以接受的。

以上从宏观层面简要介绍了这些接收器架构的工作原理。列表并未穷尽所有情况，也可以把各种选项综合起来使用。虽然比较未涉及发射信号链，但图1中的每个选项都有一个对应的发射信号链，其折衷情况也相似。

Ka频段卫星通信接收器示例

以上讨论了各种架构的优点和不足，接下来，我们可以将这些知识运用到真实的信号链示例当中。目前，许多卫星通信系统都运行在Ka频段，以减小天线尺寸、提高数据速率。在高吞吐量卫星系统中，这一点尤其重要。以下是采用不同架构的示例，我们将对其进行更加详细的比较。

对于要求100 Mhz以下瞬时带宽的系统，如甚小孔径终端(VSAT)，可以采用集成收发器芯片的高中频架构(AD9371)，如图2所示。该设计可以实现低噪声指数，并且由于具有高集成度，所以其设计尺寸最小。现将其性能总结于表1中。

图2. 高中频（集成TRx），带宽最高100 MHz

作为卫星通信系统多个用户的集线器，这些系统可能要同时处理多个载波信号。这种情况下，每个接收器的带宽或带宽/功率就变得非常重要。图3所示信号链采用一款高速ADC，即AD9208，这是最近发布的一款高采样速率ADC，可以数字化最高1.5 Ghz的瞬时带宽。在本例中，为了实现1 Ghz的瞬时带宽，中频被置于4.5 GHz。这里可实现的带宽取决于位于ADC之前的抗混叠滤波器的滤波要求，但一般局限于奈奎斯特区的~75%（采样速率的一半）。

图3. 用GSPS ADC单下变频至高中频

在要求最高瞬时带宽并且可能以牺牲CNR为代价的系统中，可以采用图4所示信号链。该信号链采用一个I/Q混频器，即HMC8191HMC8191，其镜像抑制性能为~25 dBc。在这种情况下，镜像抑制性能受到I和Q输出通道间幅度和相位平衡的限制。在不采用更先进的正交误差校正(QEC)技术的情况下，这是该信号链的限制因素。该信号链的性能总结见表1。需要注意的是，NF和IP3性能与其他选项类似，但功率/GHz指标则为三者中最低，并且从任意时间可以利用的带宽量来看，其尺寸也属最佳状态。

图4. 用I/Q混频器和GSPS ADC实现直接变频。

这里给出的三种接收选项如下表所示，但需要注意的是，该表并未列出全部可能选项。这里的总结旨在展示各种信号链选项之间的差异。在任何给定系统中，最终的最优信号链既可能是三者之一，也可能是任意选项的综合运用。

另外，虽然表中只显示了接收器端的情况，但发射器信号链也存在类似的折衷情况。一般地，系统从超外差架构转向直接变频架构后，需要在带宽与性能之间进行折衷。

数据接口

在数据被ADC或收发器数字化以后，必须通过数字接口交给系统处理。这里提到的所有数据转换器都采用了高速JESD204b标准，从数据转换器接收信号，然后把信号打包组帧，再通过少量走线进行传输。芯片的数据速率因系统要求而异，但这里提到的所有器件都有用于抽取和频率转换的数字功能，能够适应不同数据速率，以满足不同系统要求。该规格在JESD204b通道上最高支持12.5 GSPS的速率，传输大量数据的高带宽系统即充分利用了这一点。有关这些接口的详细描述请参阅AD9208和AD9371的数据手册。另外，FPGA的选择必须考虑该接口。供应商（如Xilinx®和Altera®）提供的许多FPGA目前已经在其器件中集成该标准，为与这些数据转换器的集成提供了便利条件。

结论

本文详细介绍了各种折衷情况，并就Ka频段卫星通信系统适用的信号链列举了一些例子。还介绍了几种架构选项，包括利用集成式收发器AD9371的高中频单次变频选项，用GSPS ADC取代集成收发器以提高瞬时带宽的类似架构，以及可以提高带宽但会降低镜像抑制性能的直接变频架构。介绍的信号链虽然可以直接使用，但建议以其为基础进行设计。根据具体的系统级应用，会出现不同的要求，随着设计工作的推进，信号链的选择会越来越明晰。

参考电路

Bosworth, Duncan and Wyatt Taylor.“带宽需求给卫星通信设计带来新的压力。”ADI公司，2016年。

Delos, Peter. “宽带接收机架构方案综述。”ADI公司，2017年。

Hall, Brad and Wyatt Taylor. “小尺寸卫星通信解决方案。”ADI公司，2017年。

卫星通信系统—第5版。West Sussex: John Wiley & Sons, Inc., 2009年。