All Node List by Editor

8月30日晚，宸展光电发布2022年半年度报告。报告期内，公司业绩高速成长，实现营收9.90亿元，同比增长46.02%；净利润1.37亿元，同比增长111.20%；上半年扣非净利润1.38亿，同比增长148.47%。

其中，2022年第二季度单季营收4.87亿元，同比增长25.89%；单季净利润7819万元，同比增长111.57%；单季扣非净利润8310万元，同比增长170.53%。单季净利润与扣非净利润双双再创新高。

值得一提的是，报告期内，公司盈利持续提升，综合毛利率达28.02%，较去年同期上升4.01个百分点；净利率达13.84%，相较去年同期上升4.27个百分点，盈利能力恢复并超过疫情前水平。

报告期内，公司业绩成长、盈利能力提升的主要驱动因素如下：

1、客户需求旺盛，公司不断提升供应链及生产管理能力，高效满足客户出货需求。

2、持续加大研发投入和市场拓展力度，客户基数不断增大，新客户、新项目增加，促进业务快速增长。

3、Micro Touch自主品牌运营，原材料、物流价格回落，汇率变动等因素对促进公司利润水平提升带来积极影响。

未来，公司会持续加大研发投入，丰富公司定制品与标准品产品线，同时不断优化供应链管理，以更有市场竞争力的产品和积极高效的支持服务提升公司整体竞争水平。

稿源：美通社

进行双脉冲测试的主要目的是获得功率半导体的开关特性，可以说它伴随着功率器件从研发制造到应用的整个生命周期。基于双脉冲测试获得的器件开关波形可以做很多事情，包括：通过对开关过程的分析验证器件设计方案并提出改进方向、提取开关特征参数制作器件规格书、计算开关损耗和反向恢复损耗为电源热设计提供数据支撑、不同厂商器件开关特性的对比等。

测量延时的影响

被测信号在测量过程中会经历两次延时，不同信号所经历延时的差别会对测量结果造成一定的影响。一次延时是示波器模拟前端的延时，索性示波器不同通道间延时差别在 ps 级别，对于 ns 级别的 ns、us 级别的功率器件开关过程可以忽略不计。另一次是探头的延时，不同的探头直接的延时差别在 ns 级别，此时对于开关速度较快的器件就有明显的影响了，特别是对于近几年开始逐渐推广使用的 SiC 和 GaN 器件影响就更大了。

我们以 SiC MOSFET 开关过程测量为例来说明测量延时的影响。

在下图中，蓝色波形为未对探头进行延时校准前获得的波形（校准前波形），红色波形为对探头进行延时校准后获得的波形（校准后波形）。

按照理论，在开通过程中，当 IDS 开始上升时，会在回路寄生电感上产生压降，这会使 VDS 有所下降，IDS 的上升与 VDS 的下降应该几乎在同一时刻开始的。而在校准前波形中，IDS 开始上升时，VDS 保持不变，在一段 5.5ns 延时后才开始下降。这一情况与理论明显不符合，可以推断此时 IDS 信号超前 VDS 信号。而在进行校准后，这一问题得到了解决。

按照理论，在关断过程中，VDS 的尖峰应该在IDS 过零附近。而在校准前波形中，IDS 过零5.5ns 后，VDS 才达到最高值。在进行校准后，这一问题也得到了解决。

同时我们还整理出开关特性参数，包括：开通延时 td(on)、开通时间 tr、开通能量 Eon、关断延时 td(off)、关断时间 tf、关断能量 Eoff。可以看到开通延时 td(on) 和关断延迟 td(off) 校准前后有 2ns 左右差异，开通时间 tr 和关断时间 tf 校准前后几乎不变，开通能量 Eon 校准前395.31uJ 比校准后 147.53uJ 大了 1.67 倍，关断能量 Eoff 校准前 20.28uJ 比校准后 70.54uJ小了 71.3%。

由此可见延时对于器件开关特性的分析和参数计算有着非常明显的影响，在进行测量之前，我们可以通过以下四种方法来进行延时校准。

方法一 : 同时测量示波器自带方波信号

校准不同电压探头之间的延时差别非常简单， 只需要同时测量同一电压信号，然后再根据测量结果进行校准即可。

我们可以利用示波器自带的方波信号，一般在示波器侧面板或前面板。可以看到，两个探头虽然都在测量示波器自带方波，但在示波器屏幕上显示的波形出现的延时，1 通道测量通路超前 2 通道测量通路 5.6ns。那么我们就可以在示波 器的通道设置菜单中设置 1 通道延时为 -5.6ns， 或设置 2 通道延时为 +5.6ns 完成校准。

方法二 : 示波器自带功能校正

对于固定型号的电压或者电流探头，其延时是基本固定的，只要知道探头型号就能够直接进行延时校准。现在示波器的功能越来越强大，通过探头的接口可以识别出探头的型号，这样示波器就可以直接自动设备延时校准值。

方法三 : 延时校准夹具

仿照方法一中同时测量同一信号来校准不同电压探头延时差别的思路，测量同时变化的电压和电流信号，就能够校准电压探头和电流探头之间的延时差别。很多示波器厂商基于此思路已经推出了电压、电流探头延时校准夹具，方便工程师直接使用，而不用再自己做校准源。例如泰克的相差校正脉冲发生器信号源 TEK-DPG 和功率测量偏移校正夹具 067-1686-03。

方法四 : 利用器件开关特征

如果受限于手头设备，我们还可以通过上边提到的器件开关过程的特征来进行校准。按照理论，在开通过程中 IDS 的上升与 VDS 的下降应 该几乎在同一时刻开始的。那么我们可以进行不同测试条件下的双脉冲测试，读出每次开通过程中 IDS 与 VDS 之间的延时，然后去平均值后进行校准即可。

内容来源：功率器件显微镜公众号

关于泰克科技

泰克公司总部位于美国俄勒冈州毕佛顿市，致力提供创新、精确、操作简便的测试、测量和监测解决方案，解决各种问题，释放洞察力，推动创新能力。70多年来，泰克一直走在数字时代前沿。欢迎加入我们的创新之旅，敬请登录：tek.com.cn

解决加速和智能基础架构中的内存瓶颈及可组合性，为云规模部署打下基础

智能系统专用连接解决方案领先企业Astera Labs今日宣布已开始向客户和战略合作伙伴提供Leo Memory Connectivity Platform预量产样品，平台可支持Compute Express Link™ (CXL™) 1.1和2.0，实现云服务器的安全性、可靠性以及高性能内存扩展和池化。在对Leo 智能内存控制器(Smart Memory Controllers)与业界先进的CPU/GPU平台以及DRAM内存模块在各种实际工作负载上成功进行端到端互操作性测试之后，顺利达成了这一里程碑。

Astera Labs首席执行官Jitendra Mohan表示：“我们支持CXL 1.1和2.0的Leo Memory Connectivity Platform专用于解决加速和智能基础架构中的处理器内存带宽瓶颈和容量限制。我们向合作伙伴及客户成功交付了Leo 智能内存控制器、基于Leo的硬件电路板解决方案以及全面的软件工具，为在云端实现无缝、大规模部署内存池化和扩展铺平道路，达成了在业界首屈一指的重要里程碑。”

CXL标准已被证实是在云端实现人工智能(AI)和机器学习(ML)愿景的关键推动因素。Leo 智能内存控制器可实现CXL.memory (CXL.mem)协议，允许CPU访问和管理CXL附加内存，以支持通用计算、AI训练和推理、机器学习、内存数据库、内存分层、多用户用例和其他特定于应用的工作负载。

Leo智能内存控制器支持计算密集型工作负载（如AI和ML）的云规模部署，可提供超大规模数据中心所需的全面功能。Leo可在可靠性、可用性以及可维护性(RAS)方面提供服务器级别的定制化功能，帮助数据中心运营人员定制个性化解决方案，以防止诸如内存错误、材料性能退化、环境影响或制造缺陷等因素对应用性能、运行时间和用户体验造成影响。使用面向车队管理的广泛远程诊断功能和软件API，有助于在基于云的平台上实现大规模管理、调试和部署。与其他内存扩展解决方案不同，Leo可支持端到端数据路径安全，释放最大容量和带宽，为每个Leo控制器提供高达2TB的内存，以及每个内存通道高达5600MT/s的速度，这是充分利用CXL 1.1和2.0接口带宽所需的最低速度。

AMD公司数据中心生态系统和解决方案部门副总裁Raghu Nambiar表示：“CXL作为开放式标准接口，可支持组合式内存基础架构，扩展和共享内存资源，为现代数据中心带来更高的效率。我们十分荣幸能够与Astera Labs开展密切合作开发Leo Memory Connectivity Platform，并且利用AMD处理器和加速器完成可互操作和可靠性的验证。”

Leo 智能内存控制器具备灵活的内存架构，除JEDEC标准的DDR接口外，还可支持其他内存供应商专用接口，提供独特灵活性，支持不同的内存类型，可以降低总体拥有成本(TCO)。Leo 智能内存控制器还是业界首个解决内存池化和共享问题的解决方案，可提升数据中心运营商的内存利用率、增强可用性，从而进一步降低TCO。

Intel数据平台工程与架构集团副总裁兼总经理Zane Ball表示：“CXL为下一代服务器架构中的大量内存连接选项和创新提供了一个平台，业界要实现以数据为中心的应用的巨大潜力，这一平台就是关键。我们通过Leo Memory Connectivity Platform与CXL生态系统提供商Astera Labs继续合作，将有助于客户开发可靠、可互操作的CXL内存扩展和池化解决方案。”

我们与业界先进的处理器供应商、内存供应商、战略云客户、系统OEM和CXL 联盟(CXLTM Consortium)紧密合作，共同开发Leo 智能内存控制器，确保满足合作伙伴的特定要求，并且能够在整个生态系统中无缝实现互操作。

CXL 联盟主席 Siamak Tavallaei 表示：“Astera Labs凭借在连接性方面的专业知识以及在厂商中立互操作性方面的努力，一直为CXL 联盟做出宝贵贡献。Astera Labs能够提供这样一个解决方案是激动人心的，这有助于CXL内存扩展和池化产品市场实现快速发展。”

面向CXL附加内存的Astera Labs Leo Memory Connectivity Platform可以提供以下产品解决方案：

• Leo E-Series 智能内存控制器支持内存扩展

• Leo P-Series 智能内存控制器支持内存扩展、池化和共享

• Aurora A-Series 智能内存硬件解决方案 - PCIe CEM Add-in插卡，可用于Leo 智能内存控制器即插即用部署

开发与评估：

Astera Labs发布了各种产品文档、应用笔记、固件、软件、管理实用程序和开发工具包，方便合作伙伴和客户实现Leo 智能内存控制器和Aurora A-Series智能内存硬件解决方案的无缝评估、开发和部署。

相关资源：

• [视频链接] Leo Memory Connectivity Platform: First Look Demo

• [视频链接] Leo Memory Connectivity Platform解锁CXL的全部潜力

• [产品简介链接] Leo Memory Connectivity Platform产品简介

• [产品页链接] Leo Memory Connectivity Platform产品页

关于Astera Labs

Astera Labs Inc. 是一家总部位于加州硅谷中心的无晶圆厂半导体公司，专注于为数据中心中以数据为中心的系统提供专用连接解决方案。公司的产品组合包括系统感知半导体集成电路、板卡和服务，以实现 CXL、PCIe 和以太网的可靠连接。有关 Astera Labs 的更多信息和职位空缺详情，请访问 www.AsteraLabs.com。

在 businesswire.com 上查看源版本新闻稿: https://www.businesswire.com/news/home/20220830005198/zh-CN/

8月30日，上海天数智芯半导体有限公司（以下简称“天数智芯”）正式发布国内首个通用计算应用开发及评测平台——DeepSpark，通过分享与落地应用深度耦合的百大算法，并针对行业需求构建多维度测评体系，广泛支持各类落地场景，让算力选择不再困难，更好赋能通用计算应用开发，助力我国计算产业生态打造，加速经济社会智能化发展。

中国工程院院士倪光南、上海市闵行区副区长李锐出席发布会并致辞，中国半导体行业协会副秘书长刘源超、中国通信学会国际合作专员王超楠以及上海市经济和信息化委员会、上海市闵行区相关部门领导，昇思业务总经理丁诚、百度飞桨产品线负责人赵乔、中科可控信息产业有限公司副总裁黄建新、厚安基金董事潘镇元（Ken Phua）、科大讯飞首席科学家于振华、上海超级计算中心主任李根国、GSA 总监李杨、上海市人工智能技术协会秘书长朱伟民、上海市集成电路行业协会副秘书长徐秀法等行业嘉宾，众多客户和合作伙伴，天数智芯投资机构代表以及新闻媒体代表到场见证。

天数智芯百大应用开放发布会限产

发布会现场，天数智芯首席技术官吕坚平代表公司发表开场致辞，感谢各位领导、专家和各界朋友共同见证国内首个通用计算应用开发及评测平台——百大应用开放平台DeepSpark的成功问世。他表示：“当一款产品能够跑通百大应用再加上达到多维度性能指标要求以及大规模品质管控，就表明它已经拥有可以正式量产并规模应用的实力。在硬件实力合格的情况下，天数智芯希望百大应用开放平台的发布，可以实现平台共建、生态共享、产业共赢，也希望大家可以看见我们的芯片是如何应用到各行各业，实现共建、共享、共赢，并会同合作伙伴为国内生态产业建设做出贡献的。”

天数智芯首席技术官吕坚平

倪光南院士在视频致辞中向天数智芯发布百大应用开放平台表示衷心的祝贺，他指出“天数智芯发布百大应用开放平台，率先将向行业开放技术能力，为其他计算芯片企业树立了标杆，也将为我国计算产业自主生态建设提供强大助力，大大提升计算赋能百行千业的能力。”

中国工程院院士倪光南

李锐副区长在致辞中表示，天数智芯自第一款产品天垓100发布后，就不断取得新的突破。本次百大应用开放平台的发布会，充分体现了天数智芯的技术实力。闵行区将继续为天数智芯提供全方位、高质量的支持，促进企业又快又好发展，希望天数智芯能够为国家科技创新、经济社会高质量做出更大贡献。

上海市闵行区副区长李锐

发布会上，天数智芯副总裁邹翾全面介绍了百大应用开放平台DeepSpark。作为国内首个通用计算应用开发及评测平台，DeepSpark基于天数智芯丰富的应用落地经验，甄选百大应用算法模型，支持国内外主流应用框架及工具箱，以计算性能、拓展性、鲁棒性为重点方向，从速度、功耗、准确度、线性度、显存占用、稳定度等6大维度构建系统性测评体系，一键式部署、可自由裁量，能够灵活满足各类合作伙伴不同需求。他表示，天数智芯将在近期向全球开发者开源“百大应用开放平台DeepSpark”，打造开源社区，汇聚全球开发者以及合作伙伴的智慧力量，构建生态、赋能行业，用算力赋能更加美好的未来。

天数智芯副总裁邹翾

闵行区副区长李锐、天数智芯执行董事长兼总裁蔡全根、天数智芯首席技术官吕坚平、厚安基金董事潘镇元、闵行区科协主席杜涛、闵行区经委副主任蒋祚贤、中国半导体行业协会副秘书长刘源超、中科可控信息产业有限公司副总裁黄建新、昇思业务总经理丁诚、百度飞桨产品线负责人赵乔共同按下了天数智芯“百大应用开放平台DeepSpark”启动键。

天数智芯是目前国内唯一实现数据中心通用GPU量产的硬科技企业，天垓100产品赢得了众多合作伙伴的信赖并实现应用落地，百大应用开放平台DeepSpark在这一过程中也得到了合作伙伴的大力支持。

发布会上，昇思业务总经理丁诚指出，天数智芯是通用GPU领域的领先者，通过开源百大应用开放平台DeepSpark，将为产业生态提供更多可能性。与此同时，昇思也将携手天数智芯共同打造创新使能方案，做强影响力，希望和天数智芯共同将自主软硬件基础设施推向全新的高度。

昇思业务总经理丁诚

百度飞桨产品线负责人赵乔表示，天垓100产品是迄今为止适配飞桨最快的产品，今年4月20日完成I级兼容性测试，即便受疫情影响，仍然在8月22日完成II级兼容性测试，高效适配提现了天数智芯软件栈的成熟度。此次天数智芯发布百大应用开放平台，将会使得软硬件生态更加完善，未来飞桨将持续助力天数智芯拓展人工智能领域生态。

百度飞桨产品线负责人赵乔

天数智芯从诞生之日起就高度重视产业生态建设，并通过产品和服务携手合作伙伴为之不断努力。天数智芯将以百大应用开放平台DeepSpark开源为纽带，汇聚各方资源，实现平台共建、生态共享、产业共赢，共同推动我国计算技术创新发展，努力构建“芯”生态，赋能新时代。

关于天数智芯

上海天数智芯半导体有限公司（简称“天数智芯”）于2018年正式启动通用GPU芯片设计，是中国第一家通用GPU高端芯片及超级算力系统提供商。公司以“成为智能社会的赋能者”为使命，立足客户、市场的需求，致力于开发自主可控、国际领先的高性能通用GPU产品，加速AI计算与图形渲染融合，探索通用GPU赶超发展道路，加快建设自主产业生态，打造世界一流的算力引擎，以更可信、更高效、更绿色的算力赋能各行各业智能化转型，促进我国数字经济高质量发展，开启中国引领世界走向元宇宙、数字孪生的崭新一页。