快讯

大联大友尚集团推出基于ST产品的工业PLC方案
大联大控股宣布,其旗下友尚推出基于意法半导体(ST)STM32MP257FAK3 MPU的工业PLC方案。


万亿参数!元脑企智一体机率先支持Kimi K2大模型

浪潮信息宣布元脑企智一体机已率先完成对Kimi K2 万亿参数大模型的适配支持,并实现单用户70 tokens/s的流畅输出速度,为企业客户高效部署应用大模型提供高处理性能和完善的软件工具平台支持。

企业级AI的未来:IBM实现通用型企业级 AI 智能体的重大突破

在AI发展日新月异的今天,AI智能体无疑正处在技术前沿。近日,IBM发布了通用型企业级AI智能体(IBM Computer Using Generalist Agent,此后简称IBM CUGA)的重要突破,引发业界广泛关注。

Nordic Semiconductor和Future Electronics建立全球分销合作伙伴关系

业界领先的技术分销商Future Electronics与Nordic Semiconductor签署新协议,将在全球范围内分销Nordic产品。


融资近10亿元,“众擎机器人”连续完成Pre-A++与A1轮融资,京东领投

继众擎在年初顺利完成中东和韩国知名资本融资后,近期众擎再次宣布连续完成了Pre-A++轮以及A1轮融资,在如此短的时间内又一次获得资本的密集投入,一方面体现了众擎团队所具备的强大技术硬实力得到了认可,另一方面更突出了市场对于众擎在产品表现力和团队爆发力抱以极高的期待值。

IDC:擎朗智能全球商用服务机器人第一,持续领跑全球

7月18日,全球领先的IT市场研究和咨询公司IDC发布《全球配送服务机器人市场份额2024》与《全球商用清洁机器人市场份额2024》 报告。

ACM8636 单芯片60W+2X30W大功率I2S输入2.1声道数字功放IC方案

深圳市永阜康科技有限公司一直专注于音频领域的耕耘,现在大力推广一款内置DSP、60W+2X30W大功率I2S输入2.1声道数字功放芯片-ACM8636。

再发权威期刊!硅臻联合中国科大团队基于可编程光子集成芯片实现高维对称信息完备测量

近日,中国科学技术大学联合浙江大学、隆德大学及合肥硅臻芯片技术有限公司等单位机构在量子测量领域取得重要进展。研究团队利用可编程光子集成光学技术,成功实现了三维量子系统中的对称信息完备(SIC)测量,为高维量子信息处理提供了新技术手段。

芯华章RISC-V敏捷验证方案再升级,总体可达数量级效率提升

7月17-18日,在中国规模最大、规格最高的RISC-V峰会上,芯华章向数千名专业用户展示其面向RISC-V指令集打造的完整敏捷验证方案

Sophon:面向实时控制场景的低延迟、可扩展RISC-V架构技术分析

随着RISC-V开放指令集架构在高性能计算、人工智能等领域的深入应用,其开放、模块化、可扩展的特性不断被发掘。然而,在实时性要求极高的场景,如工业控制、嵌入式系统、IO外设虚拟化等方向,RISC-V的落地依然面临挑战。

RISC-V DSP新指令集及DSA架构推动无线通信性能革新!

在日益复杂的无线通信系统中,如何在工艺受限的环境下实现高性能、低功耗的数字信号处理(DSP)成为芯片架构师面临的重要挑战。

RISC-V架构的并行拓展:走向VLIW与SIMD的高性能之路

随着计算应用场景愈发多样化,传统通用处理器架构已难以全面兼顾性能、功耗与可定制性。

RISC-V软硬协同的安全隔离:蓬莱TEE系统的实践与前沿探索

在当前软硬件安全问题日益凸显的背景下,如何在性能与安全之间取得平衡已经成为芯片设计与操作系统架构中的关键难题。

大模型加速SoC设计:敏捷芯片开发的下一站

在人工智能加速发展的今天,通过大语言模型设计一款芯片已经不再是天方夜谭,在7月18日第五届RISC-V中国峰会前沿技术创新论坛上,北京大学集成电路学院助理教授、博雅青年学者贾天宇博士分享了他的团队在“大模型辅助的RISC-V SoC敏捷设计”方向的探索与突破。

高能效具身智能计算架构与芯片趋势探讨

在第五届RISC-V中国峰会前沿创新技术论坛上,西安交通大学人工智能学院李宝婷教授为带来了主题为《高能效具身智能计算架构与芯片》的精彩报告。

Microchip与台达电子签署碳化硅解决方案合作协议,共创电源管理未来

协议旨在整合利用Microchip mSiC™技术与台达智能节能解决方案,加速可持续应用开发


半导体创新推动能源格局演变的三种方式

半导体技术的逐步提升助力构建可再生能源的未来


解锁RISC-V SoC调试难题:西门子EDA Tessent UltraSight-V 深度解析

在RISC-V快速扩张的浪潮中,SoC设计正变得越来越复杂,调试环节面临前所未有的挑战。如何精准还原隐性Bug、快速分析系统瓶颈、保障自定义逻辑的正确性,已成为RISC-V生态走向成熟的关键。

构建精准、高效、可扩展的RISC-V CPU建模平台 —— 芯来科技Nuclei Model的技术演进与突破

在RISC-V快速发展的背景下,如何构建一套高精度、可扩展且易于集成的CPU建模平台,成为国内外SoC开发者关注的核心课题。

用可综合方法重构验证范式:RISC-V处理器验证的“新解法”

在RISC-V架构日益复杂、芯片验证压力不断上升的当下,在第五届RISC-V中国峰会上,北京开源芯片研究院、计算所特别研究助理徐易难带来一场极具前瞻性的分享——《SVM:用可综合方法实现RISC-V处理器的高效验证》。这不仅是一场验证技术的技术革命,更是对验证思维范式的重塑。