All Node List by Editor

稿源：美通社

内容提要

• 与前一代产品相比，Cadence 新一代“动力双剑”组合的容量增加超过 2 倍，速度快 1.5 倍，可助力设计人员快速开发先进芯片，满足生成式 AI、移动、汽车、超大规模和 LLM 应用的需求

• Palladium Z3 硬件仿真搭载全新自研 Cadence 硬件仿真核处理器，提供速度更快、预测能力更强的编译和全面的硅前硬件调试功能

• Protium X3 原型验证平台能够以最快的速度搭建初始环境，用于十亿门级设计的硅前软件验证

• 无缝集成的流程，具有统一的编译器和通用的虚拟及物理接口，能够将设计从硬件仿真平台快速迁移到原型验证平台

楷登电子（美国 Cadence 公司，NASDAQ：CDNS）在上半年推出了新一代 Cadence^® Palladium^® Z3 Emulation 和 Protium™ X3 FPGA 原型验证系统，这是一个颠覆性的数字孪生平台，基于业界卓越的 Palladium Z2 和 Protium X2 系统，旨在应对日益复杂的系统和半导体设计，加速更先进的 SoC 的开发进度。Palladium 和 Protium 系统在业界备受赞誉，深受业界领先的 AI、汽车、超大规模、网络和移动芯片公司的信赖，能提供吞吐量更高的硅前硬件调试和硅前软件验证。新推出的 Palladium Z3 和 Protium X3 系统专门针对业界规模最大的十亿门级设计，将卓越设计的标准提升到了新的水平，与前代产品相比，客户将获得超过 2 倍的容量扩充和 1.5 倍的速度提升，加速搭建初始环境，并加快产品的整体上市速度。

“在新一代市场需求的推动下，系统和半导体创新迫在眉睫。在这种背景下，我们的客户面临的挑战愈发严峻，他们需要为最先进的应用开发芯片”，Cadence 资深副总裁兼系统与验证事业部总经理 Paul Cunningham 说道，“第三代 Palladium 和 Protium 动力双剑系统是 Cadence 验证套件的核心，与 Verisium AI-driven Verification Platform 无缝集成。Cadence 验证全流程为客户提供更高的验证吞吐量，确保客户可以更快将硬件创新产品推向市场，同时为新技术的快速研发提供支持，例如生成式 AI”。

Palladium Z3 和 Protium X3 系统的容量更大，支持从 1600 万门到 480 亿门不等规模，可对超大型 SoC 进行整体（而非部分模型）测试，从而确保适当的功能和性能。两个系统均采用 NVIDIA BlueField DPU 和 NVIDIA Quantum InfiniBand 网络连接器，这样不但能保证系统彼此之间切换的一致性，也能做到虚拟接口与物理接口之间的自由转换。在Palladium Z3 系统加速硬件验证的基础上，利用一致的功能和接口特性，Protium X3 系统可以快速完成相关模型部署来加速软件验证。

“超强的 Palladium Z3 和 Protium X3 旨在为规模更大、更复杂的设计提供快速的硅前验证和检验”，Cadence 硬件系统验证研发部全球副总裁 Dhiraj Goswami 表示，“我们采用创新的定制芯片和系统架构，辅以革命性的模块化编译和调试能力，可在一天内完成多次设计验证迭代，不断突破极限，满足客户的需求，帮助他们应对最严峻的挑战，不断推出新一代创新产品”。

“构建高效、高性能的 AI 平台需要借助成熟的基础架构，还需要整合全套经过优化的系统和软件”，NVIDIA 网络部门高级总监 Scot Schultz 说道，“在 NVIDIA 网络技术的加速下，新一代 Cadence Palladium 和 Protium 系统突破了容量和性能的极限，可助力开启生成式 AI 计算新纪元”。

Palladium Z3 系统提供了新的针对特定领域的应用程序，用户可以使用最全面的产品组合，应对不断增加的系统和半导体设计复杂性、提高系统级准确度并加速低功耗验证。针对特定领域的应用程序包括业界首个 4 态硬件仿真应用、实数建模应用和动态功耗分析应用。

“随着 SoC 变得越来越复杂，可扩展的验证和检验工具的重要性日益凸显，它们可在芯片流片前进行大规模软件测试”，Arm 设计服务高级总监 Tran Nguyen 表示，“Cadence 最新的硬件验证平台和工具正在推动 AI、汽车和数据中心应用中的 Arm IP 设计创新，相信我们双方的共同客户将从中受益”。

“为了交付卓越的计算产品，AMD 需要综合运用多种硅前解决方案和技术，以应对大规模验证挑战”，AMD 企业研究员 Alex Starr 表示，“Cadence Palladium Z3 和 Protium X3 系统增强了我们在硬件仿真和企业原型验证方面的能力，能帮助我们提高设计效率，顺利达成产品上市目标。我们还与 Cadence 合作，将 AMD Versal™ Premium VP1902 自适应 SoC 集成到 Protium X3 系统中，并将基于 AMD EPYC™ 处理器的主机服务器集成到 Palladium Z3 和 Protium X3 系统中，以提高容量，实现更高的性能和可扩展性”。

Palladium Z3 和 Protium X3 系统是更广泛的 Cadence 验证套件的一部分，支持 Cadence 的智能系统设计（Intelligent System Design™）战略，旨在实现 SoC 卓越设计。该系统已为一部分客户成功部署，全面上市时间预计为 2025 年第二季度。有关新一代 Palladium Z3 和 Protium X3 系统的更多信息，请访问www.cadence.com/go/dynamicduo3。

关于 Cadence

Cadence 是电子设计领域的关键领导者，拥有超过 30 年的计算软件专业积累。基于公司的智能系统设计战略，Cadence 致力于提供软件、硬件和 IP 产品，助力电子设计概念成为现实。Cadence 的客户遍布全球，皆为最具创新能力的企业，他们向消费电子、超大规模计算、5G 通讯、汽车、移动设备、航空、工业和医疗等最具活力的应用市场交付从芯片、电路板到系统的卓越电子产品。Cadence 已连续 10 年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息，请访问公司网站www.cadence.com。

在电源管理集成电路 (PMIC) 设计中，为确保PowerMOS器件满足电流密度（EM）和导通电阻（RDSon）的指标要求，传统方法依赖于人工重复工作和版图迭代调整。这个过程繁琐耗时且易出错。为了更好优化，设计厂商积极尝试利用自动化工具，以提升设计效率和产品质量。

Empyrean Andes™ Power解决方案

针对上述问题，华大九天推出了Empyrean Andes™ Power工具，该工具包含两大主要功能：PowerMOS版图自动生成工具（Andes-Power Generator）和基于仿真加数学算法的版图优化工具（Andes-Power EM/RDSon Iteration-Correction）。Andes-Power通过智能算法，有效避免了用户手工反复绘制迭代版图的繁琐过程，能够自动寻优以满足或超越用户设定的Sign-Off目标。此外，该工具运用迭代技术，不仅有效减轻了人力资源的负担，还利用并行计算和自动化参数生成显著提升了迭代效率。参数化后的版图不仅为相似的设计提供了初始参考和经验积累，还为版图经验较少的设计人员提供了快速上手的便捷途径。

Andes-Power Generator将PowerMOS版图划分为符合用户习惯五大功能模块：Floorplan、SD Routing、Gate Routing、Top Pattern和VIA/Cup Pad。这些模块为用户提供了丰富的Config选择和Pattern样式，以支持其便捷地实现不同的封装设计、GuardRing隔离案例、Metal Option下各层横纵绕线、Gate分区模式以及绕线模式等。版图一旦形成参数化后，可在几分钟内实现快速调整。此外，Andes-Power的 EM/RDSon Iteration-Correction功能可以设置每层金属的EM Peak、违例面积、Total RDSon等指标，提供多种评价方式，通过数学优化算法寻找优化方向并且反复迭代，以快速获得满足或优于指标的版图。

应用实例

国内某知名晶圆制造企业的设计流程中采用了华大九天的Andes-Power解决方案，不仅实现版图设计过程全面自动化，还显著提升了版图质量。

01 工作效率提升

用户首次配置某一特定工艺条件时，尽管需要花费一定的时间，但后续的配置过程更加高效，甚至可能免去重复配置的繁琐过程。在首次配置过程中，用户仅需1个小时就完成了环境和Config设置，并生成初始版图。随后，用户仅需10个小时便完成了版图优化的全部工作，较之耗费7天的传统流程，工作效率得到显著提升。

02 EM/RDSon效果显著

在满足EM规则的前提下，RDSon实现显著优化。以24V NLDMOS设计为例 （Total Width 16200），在版图优化过程中以及满足EM规则的前提下，成功实现将RDSon降低了7%。在这个例子上，原本Metal1的临界尺寸（CD）超EM规则36%，但经过优化后，CD为0.4032，不仅满足EM规则，且过电流密度能力得到了3倍以上的提升。

借助Andes-Power工具，用户可以高效、便捷地产生Device版图，在提高设计质量的同时还可以节省设计时间，带来了约16倍的加速比。

结语 

华大九天推出的Empyrean Andes™ Power工具，通过自动化生成和优化PowerMOS版图，相较于传统的人工设计版图方式，极大地简化了用户工作流程，有效避免重复劳动，显著提高了设计效率和产品质量。

来源：华大九天

随着消费者对更安全、更智能且高度网联的汽车需求日益增长，汽车行业正经历快速变化。同时，由于自动驾驶、电动汽车以及先进驾驶辅助系统 (ADAS) 的兴起，汽车系统的整体复杂性显著增加。行业必须应对这些新的安全挑战，在提供优质驾驶体验的同时确保最终用户的安全。

什么是功能安全?

功能安全对于确保系统在响应输入时能够正确运行至关重要，尤其在汽车和工业物联网领域。它通过采用严格的流程和标准，在降低残余风险方面发挥了重要作用。这一机制确保了系统在各种条件下能够安全运行，包括防止因车辆中电子电气 (E/E) 系统故障而导致不可接受的风险。

功能安全的目标是确保车辆能够正确处理输入信息，从而防止故障并保障乘客安全。为达成此目标，必须遵循以下关键原则，以便在汽车行业中构建功能安全的产品。

汽车功能安全的首要考虑因素

• 构建正确的安全设计

在为产品构建安全设计时，必须满足严格的安全要求和目标，以减少潜在危险。关键设计考虑因素包括实施冗余、多样性、软件测试库 (STL) 执行以及安全状态设计，以确保系统的可靠性。Arm 最新的汽车增强 (AE) 产品组合提供可扩展的定制化解决方案，以满足特定的安全要求。

• 符合标准

基于目标解决方案的产品必须符合相关法规和安全标准。例如，ADAS 解决方案应遵守 UNECE GSR 以及 ISO 26262、ISO 21448 (SOTIF) 和 ISO 21434 等标准，以确保功能安全与信息安全之间的关联性。

从 Arm AE 产品角度来看，符合 ISO 26262 标准对于汽车生命周期安全至关重要，是支撑合作伙伴解决方案的基石。Arm 的安全就绪解决方案采用“安全优先”的方法进行设计，结合先进的安全机制和全面的安全包来帮助合作伙伴满足 ISO 26262 标准。

• 风险管理

为了构建功能安全系统，必须从整车层面进行风险分析，以执行危害分析与风险评估 (HARA) 以及失效模式与影响分析 (FMEA)。这些系统分析工具有助于开发稳健的系统和组件，其中一些对于 Arm AE 处理器尤为关键，包括 Arm Cortex-A 和 Cortex-R 系列处理器。

• 验证和确认

严格的测试至关重要，包括硬件在环 (HIL) 和软件在环 (SIL) 仿真。为实现这一目标，Arm 及其合作伙伴积极构建虚拟平台，以提早开展软件开发，从而缩短开发周期，并确保能够在各种车型上实现可扩展的再部署。

• 供应商管理

整车厂与一级供应商之间的高效沟通至关重要。Arm 生态系统涵盖了与汽车行业领导者的合作，确保各方能够顺畅地获取必要的工具、资源和专业知识，从而实现高效的供应商管理。

• 生命周期管理

推行安全文化和实施持续改进流程对于维持高安全标准不可或缺。Arm Flexible Access 方案使整车厂和一级供应商能够以经济高效的方式评估不同的 IP 计算平台，从而更明智地选择供应商提供的系统级芯片 (SoC)。

• 文档记录和可追溯性

保存详尽的文档并确保安全要求的可追溯性是关键所在。借助 Arm 的合作伙伴计划，Arm 提供全面支持，并通过行业领先的安全解决方案，助力实现功能安全合规，以支持 Arm AE 产品组合。

• 为合适的用例选择对的技术

功能安全要求因用例而异。自动驾驶系统要求达到 ASIL D 完整性等级，而重要性低一些的系统可能只需达到 ASIL B 等级。Arm 参考设计 RD-1 AE (Arm Reference Design-1 AE) 面向汽车领域，提供高性能 Arm Neoverse V3AE CPU 和基于 Cortex-R82AE 的安全岛，可实现额外的安全监测。Cortex-R82AE 处理器满足 ASIL D 要求，具有高可靠性。

选择合适的技术是极其必要的。Arm 提供针对不同安全需求量身定制的计算解决方案。Cortex-R 处理器专为安全岛和实时汽车应用设计，而 Cortex-A 处理器可处理复杂的计算任务，例如利用分核、锁步和混合模式的自动驾驶功能。

• 软件的重要作用

软件对于优化汽车行业的功能安全和确保出色的驾驶体验至关重要。Arm STL 提供全面的测试和验证工具来增强汽车应用的安全性。这些库可帮助开发者确保他们的软件符合汽车行业的严格安全标准。

Arm 的功能安全运行时系统 (FuSa RTS) 是一套经过认证的软件组件，可减少在各种嵌入式应用中实现最终安全认证所花费的时间和精力。该系统包括一个稳健的实时操作系统 (RTOS)、一个独立的处理器抽象层和一个由 Arm 架构专家针对 Cortex-M 处理器高度优化且验证过的 C 语言代码库。它针对功能安全编译器和 Arm 的嵌入式工具链 Arm Keil MDK 的原生使用进行了优化。

此外，Arm 依托庞大的合作伙伴生态系统（包括 SOAFEE 成员）来构建功能安全和汽车安全软件应用。SOAFEE （面向嵌入式边缘的可扩展开放架构）是由 Arm 牵头成立的一项将汽车行业与软件行业相结合的计划，旨在让人工智能 (AI) 软件定义汽车成为现实。SOAFEE 打造了一个全新的软件解决方案生态系统，通过实现软件一致性来为芯片开发和部署进程提供支持，这对于将在 2025 年推出的 Arm 汽车计算子系统 (CSS) 至关重要。

Arm 平台是未来汽车安全的基石

随着汽车行业的持续创新，功能安全的重要性只会不断提升。新的 Arm AE 处理器基于 Armv9 架构，为汽车应用带来了服务器级别的性能和先进的安全功能，确保未来的汽车能够满足日益增长的自动化和网联化需求。Arm AE 处理器灵活高效，可将安全关键型计算任务的效率提高多达 30%，为未来的汽车创新奠定了坚实的基础。

30 多年来，Arm 一直是汽车行业安全计算领域值得信赖的领导者。Arm AE 产品组合为 Arm 的合作伙伴提供了一组丰富的选项，无论解决方案中不同处理单元的定位是达到 ASIL B 等级还是具备完整的 ASIL D 功能，都能满足需求。此外，凭借完善的生态系统，Arm 正在打造全栈软件解决方案，运行在最新的 Arm AE 产品上，涵盖众多汽车应用，包括区域控制、车载信息娱乐 (IVI)、ADAS 和自动驾驶系统 (ADS)。再结合 Arm 的配套软件（包括 STL 和 SystemReady），可实现广泛的功能安全特性，并针对汽车计算系统所需的安全功能优化性能、功耗和面积 (PPA)。凭借软件和硬件创新的强大组合，Arm 平台将为现在和未来的汽车安全保驾护航。