Cadence

Cadence 推出开拓性的 Virtuoso Studio，以人工智能为助力，开启模拟、定制和 RFIC 设计的未来
这是一个业界用于打造差异化定制芯片的领先平台，可借助生成式 AI 技术显著提升设计生产力；
Cadence 加强其 Tensilica Vision 和 AI 软件合作伙伴生态，为先进的汽车、移动、消费和物联网应用提供更好的支持
新加入的生态系统成员包括 Kudan 和 Visionary.ai，有助于快速部署高性能、高能效的基于 SLAM 和 AI ISP 的解决方案
Cadence 推出 Allegro X AI，旨在加速 PCB 设计流程，可将周转时间缩短 10 倍以上
Allegro X AI 可自动执行 PCB 布局设计和小至中型 PCB 布线设计，将物理布局布线和分析用时从数天缩短至几分钟
Cadence 荣获六项 2022 TSMC OIP 年度合作伙伴大奖
Cadence 凭借关键的 EDA、云和 IP 创新荣获 TSMC 大奖；
Cadence Certus 新品亮相！助力全芯片并行优化和签核速度提高 10 倍
楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布推出新的 Cadence® Certus™ Closure Solution，以应对不断增长的芯片级设计尺寸和复杂性挑战。
干货 | 数字全流程方案应对先进工艺设计“拦路虎”
本文介绍Cadence Tempus电源完整性解决方案如何为燧原科技（Enflame）面向数据中心而开发的先进节点人工智能（AI）芯片提供电源完整性（Power Integrity, PI）和信号完整性（Signal Integrity, SI）保障。
网格阶数详解：高阶网格生成
本文介绍Cadence Pointwise的网格生成工具是如何帮助 CFD 工程师您创建复杂几何模型高精度模拟所需要的高阶网格，且不会显著增加计算复杂性。
Cadence 发布 Verisium AI-Driven Verification Platform 引领验证效率革命
新一代多运行、多引擎验证工具，利用大数据和人工智能来优化验证负载，提高覆盖率，加速复杂 SoC 设计 bug 溯源
Cadence 通过面向 TSMC 先进工艺的 PCIe 5.0 PHY 和控制器 IP 规范合规性认证
楷登电子（美国 Cadence 公司）今日宣布，其面向 TSMC N7、N6 和 N5 工艺技术 PCI Express®（PCIe®）5.0 规范的 PHY 和控制器 IP 在 4 月举行的业界首次 PCIe 5.0 规范合规认证活动中通过了 PCI-SIG® 的认证测试。
Cadence 利用 Optimality Explorer 革新系统设计，实现 AI 驱动的电子系统优化
利用突破性技术优化设计，其平均速度比传统方法快 10 倍