作者：电子创新网张国斌
Rapidus是日本倾其国力巨资打造一家专注于高端半导体芯片制造的公司，2022年8月，由丰田汽车、电装集团、索尼集团、NTT、NEC、软银集团、铠侠、三菱UFJ银行等8家日本大公司共同出资成立，注册资本为73亿4600万日元（约人民币3.7亿元），作为作为日本的“半导体国家队”，Rapidus承载着日本重振半导体产业的希望。
Rapidus计划在2027年实现2纳米芯片的量产，并通过制造工序的自动化等手段缩短交货周期，以争取国内外客户。此外，Rapidus已经在积极布局1.4纳米技术的研发，以保持在半导体制造领域的领先地位。
Rapidus最引人注目的技术是其2纳米Gate-All-Around（GAA，环绕栅极）技术。与传统的FinFET架构相比，GAA技术使用栅极材料完全包裹通道，能够提供更好的电场控制，从而实现更高的性能和更低的功耗。根据Rapidus的目标，2纳米半导体芯片预计将比2022年市场上的7纳米芯片性能提升多达45%，能耗降低75%。
Rapidus率先导入背面供电技术，将电源布线移至芯片背面，减少了信号干扰并提升了能源效率，这成为其对抗台积电等竞争对手的重要技术优势。
目前，Rapidus与Synopsys、Cadence等EDA巨头建立战略合作，利用机器学习生成时序模型，将IP库重新表征时间从2-3个月缩短至数周，同时提升3D封装设计效率。这种设计制造协同优化（DMCO）模式，让Rapidus能够将制程数据反馈至设计端，形成闭环优化系统。
2025年5月，Rapidus社长小池淳义表示，公司正在与多家美国AI芯片设计企业进行洽谈以拓展代工业务，并已与Tenstorrent等两家初创企业签署了合作备忘录。
Rapidus 正在创建一种全新方法，将整个晶圆代工流程从设计到制造进行整合。通过与 EDA 供应商合作，Rapidus 可以安全地管理设计数据，确保制造可追溯性并降低信息泄露风险，从而增强其供应链的可靠性。
不过，在Rapidus正紧锣密鼓地推出2nm芯片之际，据《日本时报》报道，英特尔前首席执行官帕特·基辛格表示，Rapidus更应该提供超越精简生产流程的额外服务，一些独特的服务。
据《日本时报》报道，基辛格在东京举行的新闻发布会上回答有关Rapidus潜力的问题时表示：“我们赞赏日本为将Rapidus推向市场所做的努力。然而，我们也认为Rapidus需要一些根本性的差异化技术，因为如果他们试图在缺乏一些跨越式能力的情况下追赶执行力强的台积电，我们认为这条路非常艰难。”
与三星、英特尔和台积电等其他主要生产商相比，Rapidus计划提供的一项独特功能是将全自动封装集成到晶圆制造的同一工厂内，从而缩短生产时间。然而，由于晶圆厂初期仅包含晶圆试制，不提供封装服务，因此该能力不会立即投入使用。
Rapidus 即将开始采用其 2 纳米制程技术进行晶圆试制，该技术依赖于环绕栅极晶体管 (GaA)，并计划在 2027 年前开始采用该节点进行大批量半导体制造。该公司计划在 7 月前交付首批样品晶圆，并将为早期客户提供设计工具，帮助他们构建原型。
Rapidus 已在其位于北海道千岁的创新制造集成工厂内安装了 ASML 的 EUV 和 DUV 光刻机。这些系统于去年年底安装，该项目很可能已达到启动试运行所需的早期运营里程碑，尽管 Rapidus 和 ASML 均未宣布首个晶圆上光刻里程碑。
此外，Rapidus 正在精工爱普生位于千岁的工厂内建立一个名为 Rapidus Chiplet Solutions 的研究中心，该中心毗邻中心工厂。准备工作自 2024 年 10 月起开始，设备安装计划于本月开始。该中心将专注于扩大后期制造工作的规模，包括开发重新分布层、3D 封装工艺、组装设计工具以及用于测试已知良好芯片（例如 HBM 模块）的方法。
6月23日，Rapidus宣布与西门子数字工业软件公司就2nm工艺的半导体设计和制造工艺达成战略合作。Rapidus将与西门子合作，共同开发基于Calibre®平台的工艺设计套件。Calibre®平台是一款行业标准的验证解决方案，能够实现从半导体设计到制造的高精度、高效的物理验证、制造优化和可靠性评估，并持续完善其设计和验证生态系统。
此次合作支持Rapidus倡导的面向设计制造 (MFD) 理念，旨在从制造早期阶段实现高良率和短周转时间。此外，Rapidus和西门子EDA将构建一个参考流程，从前端到后端全面支持设计、验证和制造。该参考流程为Rapidus的快速统一制造服务 (RUMS) 提供了顺畅的开发环境。
注：本文为原创文章，未经作者授权严禁转载或部分摘录切割使用，否则我们将保留侵权追诉的权利