西门子数字化工业软件高级编辑 Todd Burkholder
西门子 EDA 系统架构总监 Per Viklund
图 1. 3D IC 在提升电子系统设计灵活性的同时，也带来了更多挑战
在单一封装平台中实现多个芯粒的异构集成，对于人工智能（AI）、超大规模计算、高性能计算、云数据中心、神经处理器乃至自动驾驶等众多高性能应用领域至关重要。
随着设计复杂度不断攀升，器件本身的复杂性和引脚数量也呈现出爆发式增长。为此，需采用全新的系统级设计方法：在布局规划阶段就引入可迭代的多物理场分析，并支持对芯粒、中介层及封装基板进行优化，从而达成性能、功耗、面积（PPA）和成本目标，显著降低项目成功的难度。
在此背景下，能够将复杂设计抽象为若干可管理单元的解决方案不可或缺。层次化器件规划（Hierarchical Device Planning，HDP）正是为此而提出的关键方法。它将复杂的设计挑战拆解为易于处理和管理的单元，为应对设计复杂性提供了清晰路径。借助智能引脚区域，HDP 能够支持更稳健、更灵活的系统技术协同优化（System Technology Co-Optimization，STCO）。
本文提出了一种设计流程：在早期阶段就将 IC 划分信息传递至封装原型设计环节，以便及时分析物理效应。HDP 将成熟的层次化设计方法引入先进 IC 封装领域，直接应对这一需求，从而支持更稳健、更灵活的 STCO。
STCO 是 3D IC 的关键
在 STCO 中，单片式系统级芯片（SoC）被拆分为更小的功能模块，即芯粒。不同团队可以按照各自的进度设计这些芯粒，再通过先进封装技术，将其集成为规模更大、灵活性更高的系统。
图 2. 用于构建芯粒的阵列模块
STCO 方法带来诸多优势。例如，不同设计团队可以并行开展工作，无需保持同步，并为各个设计模块采用最合适的工艺。然而，这种分布式设计方式也带来了挑战：各个独立模块的数据最终必须在封装规划阶段汇总，以重新集成拆分后的 SoC 功能模块，并评估不同的封装方案。设计的划分方式直接影响最终封装的可行性和成本。芯片设计团队往往缺乏对下游环节的充分了解，或缺少评估划分决策对封装影响的手段，因此可能在无意中做出增加封装集成复杂度的选择。
因此，核心挑战在于如何将这些设计模块有效整合为早期封装原型。该原型必须包含足够的信息，以支持多物理场分析，进而指导划分过程。将分析获得的关键信息反馈给芯片设计团队，可以帮助他们在变更成本仍然较低时做出有依据的决策，并在必要时重新评估划分方案。
HDP 是 STCO 的关键
有效开展 STCO，需要在设计早期分析信号完整性、电源完整性、热性能和机械应力等因素。为此，设计人员需要快速生成封装凸点分布图，并在三维空间中精确放置芯粒。
图 3. 层次化 IC 封装布局中的互连关系，子器件内的凸点在顶层视图中呈现
HDP 能够快速构建封装原型，支持早期分析，帮助团队在变更成本较低时发现并解决问题，避免布局完成后再进行大规模返工。这正是“左移”策略的核心。
HDP 将芯片设计中成熟的层次化方法引入先进封装，使设计人员能够按模块管理复杂的互连关系，并在衍生设计中复用优化后的功能区域。同时，封装设计也有其特殊要求：在顶层布局中，同一模块的不同实例通常需要各自独立的信号连接。
图 4. 使用参数化引脚区域创建的 HDP 模块阵列设计
HDP 的另一项核心能力是参数化引脚区域。设计人员无需逐一处理引脚，而是可以按区域规划和优化封装布局，待必要时再细化引脚级连接。
当仿真发现问题时，只需调整相关区域的凸点间距、排列方式、形状、尺寸或电源与接地连接等参数，系统就会自动生成引脚并更新设计，为下一轮仿真做好准备。这种方式能够减少重复操作，节省数天甚至数周的设计工作，加快设计迭代。
管理 HDP 和 STCO
芯粒提供了一种模块化解决方案，通过标准化接口实现各个小型功能模块之间的通信，从而支持更灵活、更具成本效益的系统集成。借助有针对性的先进工具和方法，设计人员能够更有效地应对 3D IC 和异构集成的复杂性，支持下一代电子系统的成功实现。西门子 Innovator3D IC 解决方案体现了这一集成式设计方法，为从初始规划和优化，到详细分析及封装布局的整个流程提供支持。
图 5. Innovator3D IC 解决方案套件主控界面
完善的设计过程数据管理，是这一解决方案的重要组成部分。现代封装设计涉及海量数据，需要细致跟踪，确保所有文件均使用正确的版本。例如，遗漏导入更新后的 Verilog 文件，就可能导致制造出的封装出现错误。自动化跟踪和错误检测机制，对于降低众多潜在出错环节带来的风险至关重要。Innovator3D IC 将这些能力整合到统一且融入 AI 的用户体验中，使设计人员能够更直观、高效地上手和使用。
通过积极探索并采用支持 STCO、HDP 和 3D IC 标准的先进工具与方法，设计人员能够更有效地应对 3D IC 和异构集成的复杂性，支持下一代电子系统的成功实现。归根结底，这种方法使团队能够更早做出更具战略性的决策，践行“左移”理念，助力未来创新加速落地。
