面对高性能计算带来的能耗赤字，集成电路的功耗已不再仅仅是一个设计参数，而是决定芯片能否突破物理极限、实现可持续性能释放的核心壁垒。特别是在3DIC和Chiplet架构日益普及的背景下，系统级功耗和热管理成为了新的瓶颈。
英诺达自主研发的RTL功耗分析与优化技术，通过独创的深度可达性分析（DRA）形式化算法、可观测性驱动门控（ODG）与稳定信号驱动门控（SDG）等创新技术，将功耗优化从后期的被动修复转变为前期的主动设计，践行设计左移的理念，为芯片设计工程师开启能效设计的新范式，为绿色算力构建最坚实的底层底座。
功耗设计的左移：从被动修复到主动重构
在当代超大规模SoC设计中，功耗优化的收益曲线呈现显著的左移特征：越靠近设计上游，优化的自由度越高，收益也越呈指数级增长。然而，由于RTL阶段的高抽象性，隐藏在复杂逻辑结构中的冗余功耗往往具有极强的隐匿性。传统的逻辑综合工具仅能触及表层的时钟门控，难以在微架构层面进行系统性的能效重构。
英诺达的早期功耗分析与优化工具EnFortius®凝锋®RPE（RTL Power Explorer，简称ERPE），不仅可以对早期功耗进行估算，更是一个深层能效挖掘引擎。通过在设计的最早期阶段——RTL级——介入，这一工具帮助设计师从全局视角识别并消除冗余功耗，实现“功耗收敛”的质变，从而规避后期物理设计中高昂的修正代价。
功耗分析：从宏观到微观的功耗洞察
功耗分析是功耗优化的前提。国际同类技术虽然在物理感知建模方面有所积累，但其分析方法往往受限于分析速度或规模瓶颈。英诺达的RTL功耗分析技术在精度与效率的平衡上实现了革命性突破：
（1）综合级精度的RTL建模
该技术集成了快速逻辑综合引擎，避免了对外部综合工具的依赖同时确保RTL功耗估算的准确性。通过采用多种线载模型和引脚电容模型进行电容估算，并可利用SPEF中的数据在RTL层级构建高精度物理模型，该技术在RTL阶段就能提供接近签核（Signoff）级的功耗洞察。其功耗分析精度可达综合后网表级功耗分析的15%以内。
（2）高性能信号波形传播与多线程底座
该技术采用了高效的信号波形与活动率传播引擎，在大型RTL设计中展现出极佳的扩展性。更重要的是，其波形处理、波形重放以及功耗计算全面基于多线程算法底座，使其运行速度比传统的RTL功耗分析流程快10倍以上，并能轻松支撑超10亿门级的超大型设计。
功耗优化：以形式化分析跨越功耗鸿沟
在明确了最大功率损耗出现在哪里之后，英诺达的RTL功耗优化技术可以提前介入设计的功耗优化。国际主流技术往往采用寻找特定预定义电路结构的方法（即局部分析local analysis），这种方法在面对复杂的现代SoC时显得捉襟见肘。因为在真实设计中，控制信号与受控的计算结果往往不在同一个时钟周期上，甚至跨越多个逻辑层级，局部分析根本无法推断这种复杂的上下游行为。
为了发掘深层次的RTL功耗优化机会，英诺达开发了深度可达性分析（Deep Reachability Analysis, DRA）这一核心优化算法。
（1）DRA算法：穿透上百个时钟周期的形式化分析
DRA不是简单的电路结构分析，而是基于电路逻辑的形式化（formal）分析技术。它能够深入达上百个时钟周期，追踪数据与控制信号在长时序阶段中的依赖关系。通过对数据可观测性（observability）和数据稳定性（stability）的严密推断，DRA能够准确识别出那些在相当长的时间段内产生互动、但在功能上与最终设计输出无关的深层冗余计算。
（2）全方位的冗余捕捉能力
基于形式化时序分析，该优化技术能够对现代超大规模RTL代码进行"地毯式"的优化探索：
•寄存器级：精准识别无效的写入/读取，以及隐蔽的冗余复位重置。
•存储器级：发现无效的读写操作、浪费的数据/地址翻转，并探索Memory Banking的机会。
•时钟树级：定位浪费的时钟切换，优化层级时钟门控（hierarchical clock gating）与冗余CGIC。
•数据计算级：剔除浪费的计算结果与无意义的数据运算。
现代超大规模RTL代码优化需要DRA算法
相比基于静态结构匹配的国际同类工具，DRA这种“跨周期、跨层级、基于可达性”的动态时序分析能力，使得ERPE能够发现传统方法无法识别的深层次功耗优化机会。
优化闭环：从发现问题到自动生成与指导
DRA算法赋予了ERPE深度洞察能力，其自动门控逻辑生成及优化技术则是解决功耗问题的关键抓手。
该优化技术不仅是一份诊断报告，更是一个可执行的优化体系。它能够自动生成新的控制逻辑并完成表达式优化，形成最优控制逻辑；同时，技术会自动计算每个优化机会对整体功耗的具体影响，并按照功耗收益进行排序。
最终，ERPE会为设计师提供一份详尽的可执行优化策略报告和RTL修改指南。这些安全且结构化的编辑修改建议，使得设计师可以根据时序和验证的实际需求，选择性地接受或拒绝优化建议，在保证设计正确性的前提下，以最小的工程代价实现能效的最大化。
经过国内多家芯片设计公司的验证，在实际项目中帮助客户实现了显著的功耗优化效果，平均可降低芯片功耗10%-30%。
产业价值：为绿色算力构建坚实底座
目前，英诺达ERPE已在多家行业领先的芯片设计公司中完成验证。在多个项目中，它帮助客户实现了显著的功耗降低。这意味着：
•移动设备：更持久的续航时间，显著提升产品的竞争力。
•数据中心：更低的PUE（Power Usage Effectiveness）指标。功耗的降低意味着更低的能源成本和更好的散热性能，在当前高性能计算需求爆发的时代，这具有重要的经济和环保价值。
•高性能AI芯片：在保持算力不变的前提下，更低的功耗意味着更强劲的性能释放能力，从而在相同的功耗预算下提升实际吞吐量。
•流片成功率：通过早期的功耗分析和优化，设计师能够避免后期因功耗问题导致的流片失败或多次迭代，显著降低了设计风险和成本。
总结
在算力爆发的时代，英诺达的ERPE通过三个层面的创新——高精度的RTL功耗分析、形式化的深层时序优化和自动化的闭环优化指导——定义了能效优化的新标准。英诺达不仅通过底层技术创新打破了国际工具在功耗优化领域的垄断，更为全球芯片设计者提供了一个更高效、更精准、更可信的能效设计体系。
从RTL到Signoff，从功耗洞察到架构重构，英诺达正在赋能芯片设计者在算力竞赛中跨越"功耗墙"，实现性能与能效的完美平衡。
关于英诺达
英诺达（成都）电子科技有限公司是一家由行业资深人士创立的本土EDA企业，公司坚持以客户需求为导向，帮助客户实现价值跃升，为中国半导体产业提供卓越的EDA解决方案。公司的长期目标是通过EDA工具的研发和上云实践，参与国产EDA完整工具链布局并探索适合中国国情的工业软件上云的路径与模式，赋能半导体产业高质量发展。公司的主营业务包括：EDA软件研发、IC设计云解决方案以及IC设计服务。
来源：英诺达EnnoCAD