11月23日，由中国半导体行业协会、中国电子信息产业发展研究院主办的第二十二届中国国际半导体博览会（IC China 2025）在北京国家会议中心开幕，同期举办第七届全球IC企业家大会。会上，上海合见工业软件集团有限公司（简称“合见工软”）总经理徐昀受邀发表主题演讲——《赋能AI，国产EDA创新智算未来》，分享在智算时代下国产集成电路高速发展和挑战，以及合见工软为智算产业筑基所提供的国产自主自研EDA及IP布局及解决方案。
多级互联促进中国智算芯片发展
徐昀的演讲围绕“中国智算的机遇和挑战”话题展开。她表示，当前，大模型训练与推理、AI应用的爆发式增长极大地驱动了对于智能算力的需求。根据IDC数据，中国智能算力（基于FP16计算）规模预计将从2020年的75EFLOPS飙升至2027年的1117.4 EFLOPS。
“这种爆发式增长将直接带动智算基础设施产业链全面扩容，打开广阔的市场空间。”徐昀对智算行业的发展趋势给出了清晰的判断。
然而，受限于芯片制造工艺差距及地缘政治背景下海外在先进工艺、先进封装工具材料、先进设计工具、智算超算芯片、HBM等方面的管制，我国智算芯片企业发展面临很大挑战，难以满足新一代AI应用需求的快速演进。
徐昀表示，在上述背景之下，为突破算力瓶颈，国内企业普遍采用堆叠互联的方案以达到更大算力。其中，芯片级堆叠包括基于Chiplet先进封装的Die-to-Die互联（D2D）、Chip-to-Chip互联（C2C）技术；系统级堆叠则涉及千卡互联、超节点方案。目前，快速提升组网计算规模和效能，构建支持千卡的大规模超节点智算系统被视为国内智算能力实现对国际领先方案追赶与超越的最为有效的关键路径。
从中国和北美智算企业的智算芯片对比中可以看到，与北美厂商5nm/4nm/3nm的先进制程相比，中国智算芯片在工艺上存在两代差距，单芯片算力仅为北美产品的30%，内存带宽和容量相比也差距较大。但在超节点组网后的性能指标对比中，中国芯则实现了性能超越——384卡组网后算力（FP16）可达到300PFLOPS，是北美72卡组网方案的1.7倍；组网后内存容量更是达到北美方案的3.6倍，Scale-Up带宽（Tb/s）达2.1倍。
徐昀指出，这种突破源于多级互联技术的演进，中国芯实现突破则更需要互联能力的提升：从芯内Die-to-Die互联（支持 UCIe、HIPI 协议），到板内 Chip-to-Chip互联（兼容Nvlink C2C、CXL），再到服务器内多卡互联（依托 PCIe、NvLink），最终实现超节点互联（ SUE、ETH-X、UALink、UB、ETH+等多元协议）。
合见智算互联垂直解决方案加速千卡超节点面世
针对当前中国智算芯片设计面临的先进工艺受限，智算Scale-Up组网设计、验证及生态复杂，芯片良率提升难度大等挑战，合见工软面向智算芯片的一站式解决方案从多工艺多协议IP支持、全方位芯片到系统组网级验证、良率提升及先进封装系统协同设计、专业咨询等方面，围绕智算芯片客户在设计-验证-封测整个流程提供闭环的IP与EDA解决方案，助力解决智算芯片客户当前面临的实际痛点。
徐昀介绍，合见工软始终致力于为产业提供变革性验证方案，尤其在复杂AI芯片验证领域，已助力众多客户大幅缩短系统级验证周期。目前，合见工软已打造出基于单片FPGA的PHINE Design 系列、大规模全场景硬件验证系统UVHS系列以及数据中心级硬件仿真系统UVHP系列的全系列硬件验证产品，全面覆盖AI智算、HPC超算、MCU、物联网、消费电子、视频图像处理、智能手机、通信网络、AD/ADAS智驾等应用领域。
其中，合见全场景硬件产品原型验证仿真平台，三年来出货已经超过1000台，超过150家客户部署应用，以优秀的性能和丰富的特性替代了国际产品在中国芯片企业的部署。
Chiplet全布局助力国产智算产业快速发展
高速接口IP方案作为合见工软四大核心业务之一，除了智算组网类IP方案之外，还包括全国产接口IP方案以及针对先进封装芯粒（Chiplet）集成的标准IP方案。其中针对先进封装芯粒（Chiplet）集成的标准IP包括：国产HiPi标准IP/VIP，Chiplet国际关键标准UCIe IP，同时为了突破算力限制，合见工软提供了UCIe跨工艺互连D2D和C2C两种应用，实现了国产首个跨工艺节点的UCIe IP互连技术验证。
徐昀强调，长期来看，国产数字EDA的高水平全流程以及各类高质量IP是支撑我国数字大芯片发展的基础。尤其是在智算时代，Chiplet技术对国内半导体产业具有战略级重要性，是突破技术封锁、实现产业升级与生态自主的关键抓手，对中国半导体产业解决技术瓶颈具有重要意义。
正是基于上述判断，徐昀表示，合见工软将立足北京亦庄，以Chiplet全布局为纽带，深度衔接先进晶圆厂、先进封装企业的工艺能力与芯粒芯片、系统厂商的场景化需求。受益于芯片国产化的浪潮，目前高速接口IP业务发展迅速，连续两年实现100%的增幅。
演讲最后，徐昀强调，合见工软将积极打造“Chiplet EDA设计方法学 + 接口IP”的全面布局解决方案，形成差异化的竞争优势。合见工软的Chiplet EDA解决方案，能够帮助系统服务算力分配的性能分析，封装类型的选择和整体PPA的分析；合见工软的核心Chiplet IP技术，解决芯粒互联的关键技术；合见工软的整体Chiplet子系统解决方案为Chiplet芯片和系统设计提供完整的支撑方案；合见工软的先进封装设计和SIPI能力，助力芯粒系统设计实现性能的突破飞跃，全面支撑国内智算芯片和智算系统产业的快速发展。
关于合见工软
上海合见工业软件集团有限公司（简称“合见工软”）作为自主创新的高性能工业软件及解决方案提供商，以EDA（电子设计自动化，Electronic Design Automation）领域为首先突破方向，致力于帮助半导体芯片企业解决在创新与发展过程中所面临的严峻挑战和关键问题，并成为他们值得信赖的合作伙伴。
了解更多详情