作者：电子创新网张国斌
在2026世界人工智能大会同期举办的《RISC-V赋能空间计算与物理智能》论坛上，灵睿智芯联合创始人、副总裁李华庆畅谈了智能体时代高性能RISC-V CPU的发展机遇。
他从智能体时代算力需求的结构性变化出发，分析了RISC-V架构在高性能CPU领域的独特优势，并介绍了灵睿智芯P100内核的技术特点与产业进展。
一、智能体重塑CPU价值
他表示2026年初，AI领域迎来一个重要转折。如果说此前的生成式AI让机器学会了“聊天”，那么智能体（Agent）则让AI真正“能干活了”——从简单的问答交互，进化为可以自主规划、调用工具、执行复杂任务的数字生产力。
这种变化带来了算力需求结构的根本性重构。
他指出在生成式AI时代，算力几乎完全集中于GPU和AI芯片，CPU的角色被边缘化为数据预处理和IO调度。但在智能体时代，情况发生了逆转。智能体的核心公式可以概括为 “Model + HARNESS” ：大模型负责推理决策，而HARNESS层——包括多智能体协同调度、工具调用执行、记忆管理、权限控制、状态监控等——全部由CPU承载。
以记忆管理为例：智能体的短期记忆对应大模型的KV Cache超长上下文，需要CPU进行高效管理；长期记忆则需要频繁访问外部知识库、向量数据库和知识图谱，这些数据库的检索与管理同样依赖CPU。工具调用执行更是CPU的传统强项——无论是爬取网页还是执行脚本，都离不开CPU的参与。
即便在大模型推理侧，CPU的参与度也在持续加深。传统生成式AI中，CPU主要做数据预处理和后处理，但随着新技术演进，推理过程中的CPU参与越来越多。一个典型场景是：当用户询问“唐朝从哪年到哪年，有多少位皇帝”这类静态知识时，如果完全交给AI芯片做计算，时延较长、功耗较高，而CPU可以通过更高效的方式处理这类确定性查询。
“种种迹象表明，CPU侧正在成为智能体时代新的性能焦点和瓶颈。”他指出。
二、RISC-V：智能体时代的选择
面对智能体带来的复杂应用场景，如何持续提升计算效率和能效？特别是在摩尔定律放缓、工艺红利不断变薄的背景下，传统“一颗通用芯片打天下”的模式正面临严峻挑战。RISC-V给出了一个极具吸引力的答案：可扩展、可定制。
RISC-V采用模块化设计理念，允许开发者结合领域场景的业务特性进行联合定制。这种“工作负载定义芯片”的软硬协同设计思路，能够有效解决通用芯片难以高效支撑所有业务场景的难题。对于中国半导体产业而言，RISC-V还具有特殊意义——既安全可控，又与世界兼容，是“中国的，也是世界的”。
李华庆表示从智能体视角来看，RISC-V能够原生支持场景定义芯片能力，同时可以利用其可扩展特性在流水线级别进行融合架构创新。这种架构灵活性使得RISC-V特别适合智能体时代层出不穷的长尾业务需求。
从产业发展趋势来看，RISC-V正迎来关键转折。
2024年之前，绝大部分RISC-V产品落地集中在IoT、AIoT等端侧嵌入式场景。虽然英伟达等巨头每年出货的RISC-V内核超过10亿颗，但更多是“航母上的螺丝”——进入了高价值场景，自身价值却不高。
转折发生在2024年。RVA23规范正式被RISC-V International批准，加入了虚拟化支持、向量扩展等高性能CPU所需的关键特性。2025年起，高性能RISC-V内核开始涌现——玄铁C930、灵睿智芯P100相继发布。2026年，达摩院发布玄铁C950，SPECint2006突破70分，刷新全球RISC-V性能纪录。真正满足数据中心级别需求的高性能RISC-V CPU，正在从蓝图走向现实。
三、高性能RISC-V CPU的关键特性
面向智能体时代，一款高性能CPU架构应该具备哪些核心能力？李华庆表示结合灵睿智芯P100的技术实践，可以归结为三个关键词：深宽流水线、高并发、高可靠。
1. 超深超宽流水线
CPU流水线在概念上与工厂组装线无异——把任务分成多个步骤并行执行，提高吞吐量。但流水线设计得再深再宽，如果指令供给不足，实际产出仍会受限。
李华庆指出灵睿智芯P100的流水线深度超过20级，是目前业内最深的流水线设计之一；宽度方面，每周期可取指8条、译码8条、发射10条指令，均处于业界最宽水平。这种“深且宽”的设计，确保了流水线的充分供给和高效执行。
2. 高并发与同时多线程
如果说单核单线程是单车道马路，那么同时多线程（SMT）就是多车道高速公路。它的核心价值在于解决IO密集型或控制密集型场景下计算资源利用率不足的问题。
一个形象的比喻：厨师炒菜很快（15分钟），配菜师傅准备食材却要1小时。多线程的思路是给厨师多配几个备菜师傅，让厨师能持续炒菜，单位时间产出大幅提升。在数据库访问等典型IO密集型场景中，多线程可带来50%-80%的性能提升。
他表示灵睿智芯P100是国内唯一支持动态同时多线程（SMT4）技术的RISC-V CPU内核，单核支持四线程。这项技术在智能体时代尤为重要——多智能体协同、高并发工具调用、频繁的上下文切换，都依赖CPU的并发处理能力。
3. 企业级可靠性
智能体是长时间运行、决策链极长的系统。一旦硬件出现故障，影响会被无限放大。可靠性设计分为三个层次：错误检测→错误隔离→错误修复。P100在业界领先的内核级别实现了硬件错误自愈能力，这对于数据中心和关键业务场景至关重要。
综合来看，P100在SPECint2006基准测试中的单核性能超过20/GHz，定位对标Arm N2/N3的应用场景，同时利用RISC-V的可扩展性，可在架构层面与存内计算、光计算等新技术实现更好结合。
四、灵睿智芯简介
据他介绍，灵睿智芯成立于2025年1月，总部位于上海张江，是一家全栈自研RISC-V CPU内核、芯粒及领域增强处理器芯片的公司。
公司核心团队来自IBM，拥有多年超大规模芯片研发经验，在软硬协同设计和端到端应用方案交付方面有深厚积累。公司成立不到两年，已完成多轮融资，累计融资超3亿元，投资方包括张江高科、中科创星、壁仞科技等产业资本。
技术里程碑：
2025年7月：FPGA平台成功运行类操作系统
2025年10-11月：仿真加速器跑通SPEC CPU2017测试用例
2026年初：正式发布P100 v1内核
差异化优势：
国内唯一支持SMT4动态四线程
流水线深度和宽度均属业界领先
企业级RAS可靠性设计
据他介绍，目前灵睿智芯正全力推进基于P100的处理器开发，量产目标指向“综合性能最强的全国产RISC-V AI Agent CPU”。
目前，从“以GPU为中心的计算密集型”转向“以CPU为中心的控制密集型和IO密集型”。在这一趋势下，RISC-V凭借其开放、模块化、可扩展的架构优势，成为高性能CPU领域的重要变量。
注：本文为原创文章，未经作者授权严禁转载或部分摘录切割使用，否则我们将保留侵权追诉的权利