2026年6月1日，系统级验证EDA解决方案提供商芯华章科技与广东跃昉科技有限公司（以下简称 “跃昉科技”）宣布，基于芯华章P2E双模验证平台Emulator模式的FullVision全波形可见功能与bug稳定复现能力，助力跃昉科技快速定位并解决RISC-V芯片核心设计问题，验证效率明显提升。
此次合作的成功，不仅为跃昉科技高性能RISC-V芯片的研发进程提供了关键支撑，更印证了国产EDA工具在破解行业共性验证难题上的硬实力。
行业共性挑战：RISC-V验证的波形抓取与问题复现困境
随着RISC-V架构在高性能计算、AI等领域的应用拓展，验证效率与调试精度将成为决定产品竞争力的核心因素，客户芯片设计规模的大而复杂，代表许多bug会在系统级设计上出现，其中，波形抓取局限与问题复现不稳定，已成为行业共性挑战。 一方面，为提升验证效率，企业普遍采用FPGA原型平台开展长时间的OS启动与性能测试，但FPGA原型平台的波形抓取能力存在天然短板——单次仅能抓取数千bit信号，且每次调整抓取信号都需经历8-12小时的FPGA P&R编译流程，大幅延长问题定位周期。 另一方面，RISC-V芯片设计中常用的DDR简化方案（如Xilinx Mig）会引入运行随机性，导致功能问题偶发难寻，即便侥幸复现，也难以重复验证，给调试工作带来极大阻碍。 对于聚焦高性能RISC-V芯片研发的跃昉科技而言，这类挑战尤为突出。其芯片需在Linux OS启动后完成多轮性能测试，当某测试用例出现结果异常时，即便软件团队反复简化测试题目，仍无法高效缩小问题范围，传统验证工具的局限已严重影响研发进度。 核心方案亮点：全波形可见+稳定复现，双轮驱动验证提效 针对行业痛点，芯华章打造了集FullVision全波形可见功能与稳定复现能力于一体的Emulator解决方案，通过硬件协同与技术创新，精准破解调试难题。 其核心优势可概括为两大维度：
FullVision全波形可见功能：
支持DUT完整波形抓取，采用“硬件直接采样+Host侧计算生成”双模式，覆盖全信号场景；
内置Self Check自检机制，保障功能正确性。客户实测：抓取DUT内部1/4模块，除硬件优化部分外均精准比对；
低FPGA资源消耗（客户实测：抓取完整设计波形，FPGA利用率提升5%；
无需为添加probe重编设计，减少迭代周期；
可与Physical Probe协同（单次可抓52万bit信号），快速锁定问题时段+回溯全量波形，兼顾效率与深度；
兼容部分Prototyping外设解决方案，方便复现原型平台问题。
全链路稳定复现：
与FPGA原型平台共用硬件架构，可直接复用外设解决方案，快速迁移问题场景；
搭载可综合Memory Model内存方案，与DUT系统时钟完全同步，替代DDR简化方案；
彻底消除Design运行随机性，问题一旦复现，后续可100%稳定复现，杜绝偶发难题。
芯华章之所以能实现这一结果，核心在于两点：
其一，深度洞察RISC-V芯片研发的实际场景，针对性开发跨平台硬件复用与协同调试技术，让工具适配真实研发流程；
其二，组建专业的技术服务团队，全程跟进项目调试，根据跃昉科技的设计特点灵活调整解决方案，实现工具能力与客户需求的精准匹配。
跃昉科技首席技术官刘澍：
“在跃昉科技高性能 RISC-V 处理器的研发中，系统级验证的调试深度至关重要。过去受限于 FPGA 编译周期长且波形可见度受限，定位偶发 Bug 极具挑战。
通过应用芯华章 P2E 双模验证平台，其 FullVision 全波形可见技术让我们无需重编即可洞察全局信号，结合可综合内存模型更实现了问题的 100% 稳定复现。
芯华章紧贴 RISC-V 真实研发场景的工具创新，不仅显著提升了我们的验证效率，更为国产高性能芯片的加速迭代提供了硬核支撑。”
跃昉科技项目落地：四阶段快速攻坚，验证效率提升
此次合作聚焦跃昉科技高性能RISC-V CPU的性能测试异常问题，芯华章团队充分发挥Emulator与FPGA原型平台的协同优势，通过四阶段攻坚实现高效破局：
第一阶段，问题初筛
在FPGA原型平台上运行简化后的测试用例，初步缩小问题范围，但仍存在测试周期长的问题；
第二阶段，平台迁移与初步定位
将FPGA原型平台的外设解决方案复用至Emulator，通过“Trigger + Physical Probe”方式快速锁定疑似问题区域，其数万bit信号的Trigger触发能力，大幅提升了测试灵活性；
第三阶段，全波形精准分析
开启FullVision与Physical Probe协同模式，先通过Physical Probe快速定位问题时段，再调用全波形数据细化触发条件，避免盲目分析；
第四阶段，稳定复现与问题解决
采用Emulator的可综合Memory Model替代原DDR方案，消除随机性，使问题触发时刻固定，最终成功抓取问题前后数万个cycle的完整波形，助力研发团队快速定位并修复设计缺陷。
项目数据显示，借助芯华章P2E双模验证平台Emulator的核心能力，跃昉科技此次设计问题的定位周期从传统方案的反复添加probe时最多只能覆盖1/4的设计，改为全design波形可见，得到数倍验证效率提升；能够稳定复现问题，可以精确控制波形开关，覆盖RTL错误前后时刻。降低调试难度与运行时间，彻底摆脱了“偶发问题难调试”的困境。
我们团队在精确和效率上尽其所能。让每一个bug在发现后，能够提供bug现场所有的DUT波形，准确的定位到bug发生的时刻点，不需要重新编译版本，就可以在当前编译版本上解决。 芯华章将持续深化“AI+EDA”融合创新，迭代Emulator等核心产品的验证能力，通过技术平权让更多芯片企业享受到高效、可靠的验证解决方案，助力国产RISC-V产业突破技术瓶颈，实现高质量发展。
来源：芯华章科技