我们正置身于一个由人工智能驱动的全球性沸腾时代：从感知式 AI → 生成式 AI → 代理式 AI → 物理 AI，AI正以前所未有的速度，推动着算力体系与设计范式的更迭。每一步，都伴随着计算量的“指数级增长”和对算力更高维度的需求。
事实上，当整个行业在向下一个 AI 阶段迈进，设计本身也成了巨大的挑战。在近日举办的中国集成电路设计年会 ICCAD2025上，我们欣慰的看到，新的挑战正迎来创新的解法。与加速计算一道，EDA正开启AI时代的篇章。
AI 时代主角，从“芯片—系统”
新一轮AI浪潮下，聚光灯下的主角已从“芯片”转向了“系统”。作为算力提升的核心手段之一，Scale up 范式正从单芯片转向以机柜为单位的整体性能跃迁。在这一架构下，几十至上百个GPU、CPU、内存、存储等单元，通过高速互联网络在机柜内整合为一个深度耦合、协同工作的“超级计算单元”。
在此基础上，“超级计算单元”将作为数据中心的基本单元，通过机柜间互联，构建成更大规模的算力集群（Scale out）。同时，算力资源池化为统一的资源空间，支持积木式按需组合，以应对不同任务的动态优化。AI计算正在逼近一个系统级奇点：计算边界从芯片内部，延伸至整个 AI 基础设施系统与互联网络中。
ICCAD 2025主论坛，国内EDA代表企业芯和半导体 CEO 兼总裁代文亮博士在主旨演讲中，从系统级视角阐释了“芯片设计到系统级集成设计”的趋势，以及由此所引发的一系列EDA工具与设计体系的挑战。
这个故事的背景，是摩尔定律和登纳德缩放定律双双停滞，单纯依赖芯片工艺、单点架构优化已无法支持算力的指数级提升，必须通过算力、互联、存储和封装等多个维度、系统层面的协同创新，才能实现算力的指数级增长。也意味着，设计的优化不再囿于晶体管与工艺协同（DTCO-Design Technology Co-Optimization），而是扩展到系统架构（STCO-System Technology Co-Optimization）的整体联动。
芯片层面，随着Chiplet、先进封装等技术的全面推进，倒逼 EDA 工具从单芯片设计拓展至封装级协同优化。跨维度、系统级的设计能力，是EDA的必答题。
系统层面，从数据中心超节点到集群，都已成为覆盖异构算力、高速互连、供电冷却乃至电源、网络的庞大系统工程。EDA 产业的剧本，也需要同步改写。从加速 AI 在设计范式的渗透，到产业链的生态整合，推进设计范式从 DTCO 升级为全链路 STCO，实现“从芯片到系统”的能力跃迁。
为回应这样的挑战，三大 EDA 巨头竞相通过收购加速系统设计转型。Synopsys 并购 Ansys，Cadence 收购 BETA CAE Systems、Invecas 与 ChipStack，Siemens EDA 收购 Altair，构建从芯片到系统的完整设计链路。
作为国内 EDA 代表企业的芯和半导体，以“先行者”姿态，投身“芯片-系统”转型浪潮。2025年，芯和全面开启“为 AI 而生”战略，“EDA For AI”和“AI+EDA”双线并进。
EDA FOR AI：凭借在 Chiplet、先进封装与系统领域的长期积淀以及多物理场仿真分析的技术优势，芯和在“从芯片到系统全栈 EDA”领域建立了先发优势，全方位支撑 AI 算力芯片、AI 节点 Scale-Up 纵向扩展， AI 集群 Scale-Out 横向扩张，保障 AI 算力稳定输出。
ICCAD上，芯和展示了三大核心平台：Chiplet先进封装设计平台、封装/PCB全流程设计平台及集成系统仿真平台。三大平台全面对标，赋能 AI 硬件设施设计——从芯片级、节点级到集群级的算力、存储、供电和散热挑战。同时，通过六大行业解决方案——Chiplet 先进封装解决方案、射频解决方案、存储解决方案、功率解决方案、数据中心解决方案、智能终端解决方案，实现全方位部署和落地。
这一战略的背后，还有芯和半导体积淀多年的 EDA 生态建设。历经近数年实践，芯和已与众多合作伙伴描绘出一幅国内 AI 生态的全景图：从EDA、IP、芯片设计、晶圆制造、封装测试、高速互联再到系统集成，串联起 AI 产业链的每一个关键节点，也建立了芯和“芯片-系统”战略的核心坐标系。
在直播环节，围绕“构建自主可控的AI算力新生态” 一题，芯和与合作伙伴奇异摩尔、安谋、紫光云，分别从EDA、IP、Chiplet、云服务角度，阐述了各自在 AI 生态链中的理解、布局与合作，也映射出芯和的开放实践和信任积累。
借力 AI，成就更好的 AI
GTC上，黄仁勋表示，25年前由GPU开启的加速计算时代，孕育了今天 AI 的爆发；而 AI 的爆发，则回过头进一步革新加速计算技术。AI 与加速计算互相促进，彼此成就。在 EDA 领域，这种融合已经发生。
AI 以惊人的速度改写着 EDA 产业的规则，它既是生产力的加速器，也能优化设计流程；既能赋能工程师，也能加快 TTM。在硬件层面，英伟达与Cadence、新思、Ansys 合作加速 EDA 和 CAE 库，旨在让“EDA 在硬件上跑得更快”。软件层面，芯和半导体的“EDA+AI”，则是旨在“借力 AI ，成就更好的 AI（硬件生态）”。
在 ICCAD 上，芯和半导体展示了自主研发的“XAI 智能辅助设计” 核心底座，将四大智能体融入 EDA 流程中，从建模、设计、仿真、优化等多方面赋能，推动 EDA 从传统 “规则驱动设计” 演进为 “数据驱动设计”。EDA+AI的力量，正迎面 AI 时代日益艰巨的挑战：
l设计建模：EDA 仿真需要高精度的建模，传统方法极为耗时。芯和将神经网络和生成对抗网络等 AI 算法，融合多物理场仿真工具，实现常用器件快速、准确的建模、校准和验证，器件全面覆盖芯片先进工艺（PDK、3DIC TSV、DTC）、封装与PCB板材、器件模块（功率器件、射频模组）及接口与互连（高速 I/O 接口、线缆、天线）。同时，借助 AI 模型预测，不但能显著提升仿真效率和精度，还能避免企业暴露核心设计参数，保护知识产权。
l仿真预测：芯和基于自研的“场-路-热-应力-流体”多物理场仿真引擎打造了“仿真预测智能体”，覆盖从芯片、3DIC、封装、板级到集成系统的设计全流程，能快速预测“电流、电压、温升、电场、磁场、流场、应力场”等关键性能指标，实现“设计即所得”，同时缩短设计到量产周期。
此外，芯和具备大规模参数空间探索能力，能帮助设计师在多设计变量组合中快速找到最优解，从而推进异构集成系统设计从“规则驱动”向“数据智能驱动”转型。
这一转变并非一蹴而就，而是一个持续演进、迭代的过程。通过芯和与合作伙伴在Chiplet、先进封装、系统设计等场景中的积极协作，深刻洞察用户需求，AI+EDA 工具就能不断发现、吸收新的知识、参数模式与工程经验，持续学习、迭代，让EDA工具从“被动工具”向“主动协同者”直至“真正的劳动力”进化。
对AI基础设施企业而言，EDA+AI 意味着更准确的决策、更快的速度、更高的质量、更强的竞争力。对设计师，EDA+AI 让他们有机会专注创新，而不是陷在重复劳作中。
AI，将从数字世界延伸至物理世界
GTC上，黄仁勋表示，继 Agentic AI 之后，一个全新的时代 “Physical AI 物理人工智能”即将到来。这一阶段，AI 将实现“感知-思考-决策-在物理世界中行动-再感知”的闭环。而这也将为设计师带来前所未有的挑战。
物理AI对延迟高度敏感，需要在毫秒间做出本地化决策；物理AI需要严格的功耗控制；物理AI在真实场景的数据采集成本极高，需要在数字孪生环境中进行大量真实世界的模拟。同时，因受制于真实世界的不确定性，需要跨芯片、跨物理域、跨传感器的系统级协同仿真和验证。EDA 必须同步跃迁。
如果说，“芯片到系统级集成”是一场由算力增长需求驱动的后发转型，那么在物理 AI 时代，系统级视角则是从起始阶段就必须夯实的地基。物理AI设计的复杂性来自其跨越多个物理系统的天然属性。本质上，物理人工智能意味着系统智能。
对芯和半导体而言，物理AI所孕育的广大市场将是兑现“多物理仿真引擎技术”技术潜力的更大舞台。我们期待，由AI驱动的设计、验证、仿真与系统性协同，在物理AI时代迸发更大的动能。
—————————
这是一个 AI for AI 的时代，由 Agentic AI、Physical AI 铺就的篇章中，AI 的故事将由 AI 驱动的技术来书写和创造。
在国务院《关于深入实施 “人工智能 +” 行动的意见》的指导下，芯和半导体由“ AI 驱动 EDA，再回馈 AI ”的未来正逐步成形。在芯和所串联的国产 AI 生态圈的持续验证中，“为 AI 而生”战略将助力 AI 基础设施达到新的高度。
关于芯和半导体
芯和半导体科技（上海）股份有限公司（以下简称“芯和半导体”）是一家从事电子设计自动化（EDA）软件工具研发的高新技术企业，围绕“STCO集成系统设计”进行战略布局，开发SI/PI/电磁/电热/应力等多物理引擎技术，以“仿真驱动设计”的理念，提供从芯片、封装、模组、PCB板级、互连到整机系统的全栈集成系统EDA解决方案，支持Chiplet先进封装，致力于赋能和加速新一代高速高频智能电子产品的设计，已在5G、智能手机、物联网、人工智能和数据中心等领域得到广泛应用。
芯和半导体已荣获国家科技进步奖一等奖、工博会CIIF大奖、国家级专精特新小巨人企业等荣誉，公司运营及研发总部位于上海张江，在苏州、武汉、西安、深圳设有研发分中心。如欲了解更多详情，敬请访问www.xpeedic.com。