加快上市时间和减少客户成本
Sondrel正在改变
在将IP模块组装到芯片上时，我们很难弄清楚它们是如何相互作用以及如何与存储器交互的。虽然IP模块将由供应商单独进行预先验证，但是它们如何交互是一个关键问题，更重要的是如何对其进行优化。Sondrel为此开发了新的工作流程建模工具，从而加快上市时间，降低客户成本，优化架构设计。
Sondrel架构主管Paul Martin解释说：“Synopsys拥有一种名为Platform Architect Ultra的建模工具。它的‘快速定时’IP模块可以显示数据如何在它们之间移动，以及在片外和片上存储器来回移动的细节。我们与Synopsys合作改进了工作流程建模模块，从而创建精确的交易模型，准确地看到数据是如何通过芯片的互连结构移动和读写内存的。实际数据内容无关紧要，重要的是内存和互连结构是如何处理的，这对于发现瓶颈和调整架构以优化系统性能至关重要。”
这些模型的好处在于，无需在RTL（寄存器传输级）进行许多不同模拟，便可对设计进行微调和优化，并且增强的可见性减少了生成功能验证模拟时满足功能覆盖要求所需的迭代。现在，我们只需在RTL中进行最终的功能验证模拟复查， 便可将验证时间从几周大幅缩短至短短几天，有效降低客户成本，加快上市时间。
Sondrel创始人兼首席执行官Graham Curren表示：“我们是第一家开发基于工作流程的建模技术的公司。这些改进是我们性能验证环境（PVE）的组成部分之一，也是我们为客户提供的设计服务的一部分。”
背景资料
模拟建模采用内存和互连IP的TLM2“快速定时”模型和“工作流程”模型，准确模拟核心IP。这样可以对芯片性能进行模拟，比RTL运行速度快几百倍。这种性能分析能够在短短几天内优化设计架构，而使用RTL模拟则需要花上几周或几个月的时间。
模拟可以对性能瓶颈进行详细分析，例如，可以尝试用两个IP模块同时访问同一个内存页面，导致“抖动”，造成瓶颈并显著减缓芯片的运行速度。大芯片有许多子系统在周围移动大量数据，通常会有很大的延迟，因此消除架构设计过程中的瓶颈至关重要。
关于SondrelTM
Sondrel成立于2002年，是集成电路各阶段设计方面值得信赖的合作伙伴。其在定义和设计专用集成电路方面的咨询能力屡获殊荣，为其将设计转化为经过测试的批量封装硅芯片的专用集成电路一站式服务提供了有力补充。整个供应链流程的单点联系，确保风险低，上市时间快。Sondrel总部位于英国，其通过在中国、印度、法国、摩洛哥和北美的办事处，为全球客户提供支持。更多信息，请访问www.sondrel.com
