时钟发生器

来自计时技术领先厂商的全新VersaClock® 7器件使用户能够配置频率、I/O电平和GPIO引脚；同时采用节省空间的封装以减少占板空间

系统设计师通常侧重于为应用选择最合适的数据转换器，在向数据转换器提供输入的时钟发生器件的选择上往往少有考虑。然而，如果不慎重考虑时钟发生器、相位噪声和抖动性能，数据转换器、动态范围和线性度性能可能受到严重的影响。 系统考虑因素 采用MIMO (多输入多输出)架构的典型LTE (长期演进)基站如图1所示。该架构由多个发射器、接收器和DPD (数字预失真)反馈路径构成。各种发射器/接收器组件（如数据转换器（ADC/DAC））和本振(LO)要求采用低抖动参考时钟以提高性能。其他基带组件也要求各种频率的时钟源。

系统设计师通常侧重于为应用选择最合适的数据转换器，在向数据转换器提供输入的时钟发生器件的选择上往往少有考虑。然而，如果不慎重考虑时钟发生器的相位噪声和抖动性能，数据转换器动态范围和线性度性能可能受到严重的影响。 系统考虑因素 采用MIMO（多输入多输出）架构的典型LTE（长期演进）基站如图1所示，该架构由多个发射器、接收器和DPD（数字预失真）反馈路径构成。各种发射器/接收器组件（如数据转换器（ADC/DAC））和本振（LO）要求采用低抖动参考时钟以提高性能。其他基带组件也要求各种频率的时钟源。

在本视频中，我将向大家介绍如何使用我们的ClockWorks®配置器在线工具。借助此工具，您可以定制振荡器和时钟发生器，并在几天内即可收到数据手册和样片。

物联网不断推动变革，嵌入式平台的智能化和互联性也在迅速提升。这对开发人员提出了新的挑战：开发功能更加丰富，但是外形更为小巧且功耗极低的产品。仔细研究时钟架构是满足上述挑战的方法之一。Microchip基于MEMS的时钟发生器可通过单个集成参考合成多种频率。