可靠性

干扰是任何无线技术实现可靠数据通信的最大挑战之一。与有线数据通信技术不同的是，无线技术必须共享传输介质，多个设备可能会尝试在同一无线频谱、同一通用区域和在完全相同的时间内进行通信。当发生这种情况时，数据包之间会发生空中冲突（in-air collisions），这可能会使接收设备无法读取数据包，造成丢包。

这一挑战在全球ISM频段等非许可频段尤为严重。在此类频段中，一种通信技术需要适应来自使用相同通信技术的其他设备以及在同一频段内使用其他通信技术的设备所产生的潜在干扰。

例如蓝牙技术和Wi-Fi与使用IEEE 802.15.4标准的技术都在2.4 GHz ISM频段运行。因此，如果两个蓝牙设备之间传输的数据包，与另一个在范围内的其他蓝牙、Wi-Fi或802.15.4设备之间传输，且传输时间和频段完全相同的数据包发生冲突，数据包就有可能损坏或丢失。其他使用2.4 GHz频段的设备（包括灯光、微波炉、婴儿监视器和车库门开启器等）也会在环境中造成不必要的电磁噪声。

在本文中，我们将探讨蓝牙技术如何运用自适应跳频（Adaptive Frequency Hopping，AFH）和小而快的数据包克服潜在的干扰因素，进而实现可靠的无线数据通信。

<strong>小而快的数据包</strong>

一般来说，系统总是由多个子系统组成，而子系统又是由更小的子系统组成，直到细分到电阻器、电容器、电感、晶体管、集成电路、机械零件等小元件的复杂组合，其中任何一个元件发生故障都会成为系统出现故障的原因。因此，硬件可靠性设计在保证元器件可靠性的基础上，既要考虑单一控制单元的可靠性设计，更要考虑整个控制系统的可靠性设计。

<strong>1、影响硬件可靠性的因素</strong>

（1）元件失效。元件失效有三种：

一是元件本身的缺陷，如硅裂、漏气等。

二是加工过程、环境条件的变化加速了元件、组件的失效。

三是工艺问题，如焊接不牢、筛选不严等。

（2）设计不当：

在计算机控制系统中，许多元器件发生的故障并不是元件本身的问题，而是系统设计不合理或元器件使用不当所造成。

在设计过程中，如何正确使用各种型号的元器件或集成电路，是提高硬件可靠性不可忽视的重要因素。

（1）电气性能

元器件的电气性能是指元器件所能承受的电压、电流、电容、功率等的能力，在使用时要注意元器件的电气性能，不能超限使用。

（2）环境条件

完成一个大的硬件工程，需要考虑的事情很多。所以，这对工程师的要求就高了些。且看下面是一个很牛叉的硬件工程师做的分享，希望能帮助到各位。

<strong>一、成本</strong>

<strong>现象一：</strong>程序只要稳定就可以了，代码长一点，效率低一点不是关键。

<strong>点评：</strong>CPU的速度和存储器的空间都是用钱买来的，如果写代码时多花几天时间提高一下程序效率，那么从降低CPU主频和减少存储器容量所节约的成本绝对是划算的。CPLD/FPGA设计也类似。

<strong>现象二：</strong>面板上的指示灯选什么颜色呢?我觉得蓝色比较特别，就选它吧

<strong>点评：</strong>其它红绿黄橙等颜色的不管大小(5MM以下)封装如何，都已成熟了几十年，价格一般都在5毛钱以下，而蓝色却是近三四年才发明的东西，技术成熟度和供货稳定度都较差，价格却要贵四五倍。目前蓝色指示灯只用在不能用其它颜色替代的场合，如显示视频信号等。

<strong>1、降额derating</strong>

元器件使用中承受的应力低于其额定值，以达到延缓其参数退化，提高使用可靠性的目的。通常用应力比和环境温度来表示。

<strong>2、额定值rating </strong>

元器件允许的最大使用应力值。

<strong>3、应力stress </strong>

影响元器件失效率的电、热、机械等负载。

<strong>4、应力比stress ratio</strong>

元器件工作应力与额定应力之比。应力比又称降额因子。

<strong>5、降额等级的划分</strong>

通常元器件有一个最佳降额范围。在此范围内，元器件工作应力的降低对其失效率的下降有显著的改善，设备的设计易于实现，且不必在设备的重量、体积、成本方面付出大的代价。

应按设备可靠性要求、设计的成熟性、维修费用和难易程度、安全性要求，以及对设备重量和尺寸的限制等因素，综合权衡确定其降额等级。在最佳降额范围内推荐采用三个降额等级。

<strong>1、反复短路测试</strong>

<strong>测试说明</strong>

在各种输入和输出状态下将模块输出短路，模块应能实现保护或回缩，反复多次短路，故障排除后，模块应该能自动恢复正常运行。

<strong>测试方法：</strong>

a、空载到短路：在输入电压全范围内，将模块从空载到短路，模块应能正常实现输出限流或回缩，短路排除后，模块应能恢复正常工作。让模块反复从空载到短路不断的工作，短路时间为1s，放开时间为1s，持续时间为2小时。这以后，短路放开，判断模块是否能够正常工作。

b、满载到短路：在输入电压全范围内，将模块从满载到短路，模块应能正常实现输出限流或回缩，短路排除后，模块应能恢复正常工作。让模块从满载到短路然后保持短路状态2小时。然后短路放开，判断模块是否能够正常工作。

c、短路开机：将模块的输出先短路，再上市电，再模块的输入电压范围内上电，模块应能实现正常的限流或回缩，短路故障排除后，模块应能恢复正常工作，重复上述试验10次后，让短路放开，判断模块是否能够正常工作。

<strong>判定标准：</strong>

<strong>1.亚稳态与设计可靠性</strong>

设计数字电路时大家都知道同步是非常重要的，特别当要输入一个信号到一个同步电路中，但是该信号由另一个时钟驱动时，这是要在接口处采取一些措施，使输入的异步信号同步化，否则电路将无法正常工作，因为输入端很可能出现亚稳态（Metastability），导致采样错误。

下面我们会对亚稳态的原理、起因、危害、解决办法、对可靠性的影响和消除仿真做一些介绍。

<strong>2. 什么是亚稳态？</strong>

亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。

<strong>3.亚稳态发生的原因</strong>