你知道吗？
利用手动频段选择，锁定时间可从典型值 4.5 ms 缩短到典型值 360 μs。
本文以高度集成的解调器和频率合成器 ADRF6820 为例，告诉大家如何手动选择频段以缩短PLL锁定时间。
PLL 锁定
PLL 锁定过程包括两个步骤：
1、通过内部环路自动选择频段（粗调）。在寄存器配 期间，PLL 首先根据内部环路进行切换和配置。随后由一个算法驱动 PLL 找到正确的 VCO 频段。
2、通过外部环路细调。PLL 切换到外部环路。鉴相器和电荷泵配合外部环路滤波器工作，形成一个闭环，确保 PLL 锁定到所需频率。校准大约需要 94,208 个鉴频鉴相器 (PFD) 周期；对于一个30.72 MHz fPFD，这相当 于3.07 ms。
