ADC

高分辨率Δ-ΣADC中有关噪声的十大问题

任何高分辨率信号链设计的基本挑战之一是确保系统本底噪声足够低，以便模数转换器（ADC）能够分辨您感兴趣的信号。例如，如果您选择德州仪器ADS1261（一个24位低噪声Δ-ΣADC），您可在2.5 SPS下解析输入低至6 nVRMS，增益为128 V / V的信号。

但是，从系统的角度来看，您需要担心的不仅仅是ADC噪声——毕竟所有组件（包括放大器、电压基准、时钟和电源）都会产生一些噪声——这些器件对系统噪声的累积影响是什么？更重要的是，您的系统能够解决您感兴趣的信号吗？

为助您更好地理解系统噪声并将这些知识应用到您的设计中，我们早前发布了“解决信号”的技术文章系列，探讨了典型信号链中的常见噪声源，并通过降低噪声和保持高精度测量的方法辅助理解。

以下是该系列中10个最关键的问题和答案，可帮助您开始使用精密ADC进行设计。

1、您将在ADC中发现何种类型的噪声？

作者：David Robertson和Gabriele Manganaro ADI公司

不断丰富的高速和极高速ADC以及数字处理产品正使过采样成为宽带和射频系统的实用架构方法。半导体技术进步为提升速度以及降低成本做出了诸多贡献（比如价格、功耗和电路板面积），让系统设计人员得以探索转换和处理信号的各种方法——无论使用具有平坦噪声频谱密度的宽带转换器，或是使用在目标频段内具有高动态范围的带限∑-Δ型转换器。这些技术改变了设计工程师对信号处理的认识，以及他们定义产品规格的方式。

噪声频谱密度(NSD)及其在目标频段内的分布,能够让其在数据转换过程中更好的被滤除。

比较在不同速度下工作的系统，或者查看软件定义系统如何处理不同带宽的信号时，噪声频谱密度(NSD)可以说比信噪比(SNR)更为有用。它不能取代其他规格，但会是分析工具箱中的一个有用参数指标。

......
......
......

简介

差分ADC用于测量两个输入之前的电压。在差分ADC系统中，两条线携带所需信号，这两个信号的相位彼此相差180度且并行运行。因此，两条线上回产生等量的噪声。当信号实施到差分ADC的A（+）和A（-）输入时，所需信号之间的电压差增大，因为所需信号的相位彼此相差180度。差分ADC会一直共模噪声等同相信号。这有助于提供信噪比。其他优点包括消除偶数阶谐波。

作者：Patrick Butler

简介

在物联网和云计算成为生活一部分，在行业媒体大肆宣扬之际，通过采用最先进的技术和优化设计，老式电子元件并未停止前进的步伐。其中一个例子是模数转换器，该器件现在可以超过每秒一兆次采样(MSPS)的速率实现32位分辨率，轻松通过传统的计量基准测试。

根据定义，高速模数转换器(ADC)是对模拟信号进行采样的器件，因此必定有采样时钟输入。某些使用ADC的系统设计师观测到，从初始施加采样时钟的时间算起，启动要比预期慢。出人意料的是，造成此延迟的原因常常是外部施加的ADC采样时钟的启动极性错误。

许多高速ADC的采样时钟输入具有如下特性：

● 差分
● 内部偏置到设定的输入共模电压(VCM)
● 针对交流耦合时钟源而设计

本讨论适用于时钟缓冲器具有上述特性的转换器。

差分ADC时钟输入缓冲器常常有一个设计好的切换阈值偏移。如果没有这种偏移，切换阈值将发生在0 V差分。如果无偏移的时钟缓冲器被解除驱动且交流耦合，则器件内部会将时钟输入（CLK+和CLK−）拉至共模电压。这种情况下，CLK+上的直流电压和CLK−上的电压将相同，意味着差分电压等于0 V。

在理想世界里，若输入上无信号，则时钟缓冲器不会切换。但在现实世界里，电子系统中总是存在一些噪声。在输入切换阈值为0 V的假想情况中，输入上的任何噪声都会跨过时钟缓冲器的切换阈值，引发意外切换。

STM32家族中的所有芯片都内置了逐次逼近寄存器型ADC模块.内部大致框架如下:

每次ADC转换先进行采样保持，然后分多步执行比较输出，步数等于ADC的位数，每个ADC时钟产生一个数据位。说到这里，用过STM32 ADC的人是不是想到了参考手册中关于12位ADC转换时间的公式：

作者：Guy Hoover

“在依然能够获得良好 SNR 结果的情况下，最差情况的 ADC 时钟可怎样呢?”虽然从来没有客户直接向我提及这一问题，但我的确定期地被问到有关采用不适合高分辨率 ADC 的时钟源之问题。——Guy Hoover

通常，它需要一个可具有高达 1nsRMS 抖动的函数发生器。常常需要采用一个高质量的 RF 发生器或晶体振荡器以从 16 或 18 位 ADC 获得最佳的 SNR 值，即使在相对较低的输入频率下也不例外。本文我将使用安装了 LTC2389-18 2.5Msps 18 位 ADC 和 LTC PScope 软件的 DC1826A-A 演示板，来说明抖动对于 SNR 性能的影响以及怎样降低一个噪声时钟源的抖动。

作为基线，DC1826A-A 的时钟输入采用一个罗德与施瓦茨 SMB100A RF 发生器来驱动，并由 Stanford Research SR1 提供模拟输入。结果是图 1 中的 PScope 数据，其产生一个 98.247dBFS SNR。

简介

Microchip tinyAVR® 1系列器件具有10位逐次逼近寄存器（Successive Approximation Register，SAR）模数转换器（Analog-to-Digital Converter，ADC），转换速率最高115 ksps。该ADC配有一个灵活的多路开关，因此可测量多个单端输入引脚的电压。单端输入通道以地为参考。ADC输入信号通过一个采样保持电路馈送，可确保ADC的输入电压在采样期间保持在恒定水平。此外，该ADC还具有多个介于0.55V和VDD之间的内部参考电压。

ADC转换可以通过软件启动，也可以通过事件系统（EVSYS）启动，该系统用于发送来自其他外设的事件。窗口比较功能可用于监视输入信号，并可配置为在窗口之上、之下、之内或之外时基于用户定义的阈值触发中断，所需的软件干预最少。

本应用笔记介绍了Microchip tinyAVR® 1系列器件的ADC在单端模式下的基本功能。其中包含Microchip器件的入门代码示例。

Microchip tinyAVR® 1系列控制器提供10位分辨率的模数转换器。在大多数情况下，10位分辨率已足够，但在某些情况下，需要更高的精度。可使用特殊的信号处理技术提高测量的分辨率。通过使用称为“过采样和抽取”的方法，可以实现更高的分辨率，而无需使用外部ADC。例如，使用10位ADC时，可通过过采样技术实现12位结果。本应用笔记说明了该方法的工作原理，以及该方法正常工作所需满足的条件。本应用笔记还提供了用于实现此过采样技术的源代码（符合上述工作原理）。

内容简介

作者： ADI公司应用工程师，Umesh Jayamohan

ADC 在任何依赖外部（模拟）世界收集信息进行（数字）处理的系统中都是不可或缺的组成部分。从通信接收机和电子测试测量到军事和航空航天，这些系统在不同的应用中各有不同。硅片处理技术的发展（65 nm CMOS、28 nm CMOS等）使高速 ADC 得以跨越 GSPS（每秒千兆采样）门槛，同时提供12位或14位性能。对于系统设计人员来说，这意味着能用于数字处理的采样带宽更宽。出于环境和成本方面的考虑，系统设计人员不断尝试降低总功耗。一般而言，ADC 制造商建议采用低噪声 LDO（低压差）稳压器为 GSPS（或 RF 采样）ADC 供电，以便达到最高性能。然而，这种方式的输电网络 (PDN) 效率不高。设计人员对于使用开关稳压器直接为GSPS ADC 供电且不会大幅降低 ADC 性能的方法呼声渐高。