跳转到主要内容

电路时序

数字电路优化设计:如何降低面积和功耗?如何优化电路时序

cathy /

<strong>1、如何降低功耗?</strong>

(1) 优化方向:

组合逻辑+时序逻辑+存储

(2) 组合逻辑:

(a)通过算法优化的方式减少门电路
(b)模块复用、资源共享

(3) 时序逻辑:

(a)尽量减少无用的register:算法优化、模块复用
(b)非功能性的register不使用带复位reg:数据打拍

(4) 存储:RAM

(a)拆分RAM---------降低功耗
(b)加大位宽降低访问频率-----------选用低主频高密度RAM---节约面积
(c)多端口RAM替换为单端口RAM------------降低面积和功耗
(d)采用共享RAM------------降低面积和功耗

<strong>2、如何降低面积?</strong>

(1) 优化方向:

组合逻辑+时序逻辑+存储

(2) 组合逻辑:

(a)通过算法优化的方式减少门电路
(b)模块复用、资源共享

(3) 时序逻辑: