作者：电子创新网张国斌

现场可编程门阵列（Field Programmable Gate Array，简称 FPGA）可以开发定制逻辑，用于快速原型设计和最终系统设计。FPGA与其他定制或半定制的集成电路不同，其自身的灵活性使其可以通过下载软件进行编程和重新编程，适应所设计的大型系统不断变化的需求。

FPGA已经大量应用在电子产品 ，它非常适合当今各类快速发展的应用，如网络边缘计算、人工智能（AI）、系统安全、5G、工厂自动化和机器人技术。

如果只看发布会和产品参数，很容易得出一个结论：FPGA 的竞争，本质上是制程节点的竞争。7nm、5nm、Chiplet、先进封装——谁用得更早，谁就站在产业高点。

是吗？

但一个正在被越来越多厂商回避的现实是：在 FPGA 领域，先进工艺并不总是优势，甚至可能是一种战略风险。

与 CPU、GPU 不同，FPGA 从来不是“晶体管越多越好”的线性产品。它的核心价值来自可编程性，而不是单位面积的计算密度。这也意味着，当制程进入 7nm 甚至更先进节点后，工艺带来的边际收益正在快速下降，而成本、良率和复杂度的代价却被无限放大。

结果是一个看似反直觉、却正在产业中真实发生的现象：越激进地追逐先进工艺，FPGA 产品反而越容易变得“贵、难用、卖不动”。

过去几年，已经不止一家 FPGA 厂商在先进工艺节点上投入巨大，却发现产品节奏被制程牵着走，客户被价格挡在门外，软件工具和生态投入难以回收。相比之下，一些刻意停留在成熟工艺的厂商，反而在工业、汽车、边缘计算等市场稳定扩张。

这并不是技术保守主义的胜利，而是产业现实的回击。

在先进制程全面进入“高成本、低确定性”时代后，工艺选择已经不再是 FPGA 产品的背景条件，而是正在决定其商业边界与生死线的核心变量。

而这，恰恰是当前 FPGA 行业最容易被忽视、却最致命的问题。

工艺选择，正在决定 FPGA 的“上限”与“命运”

在半导体行业中，FPGA 是少数仍然同时受制于工艺、架构和生态三重约束的品类。过去十多年，FPGA 厂商在市场宣传中往往强调逻辑规模、DSP 数量、SerDes 速率，却有意无意地弱化了一个更根本的问题——工艺选择，正在深刻影响 FPGA 的产品形态、成本结构，乃至长期竞争力。

在先进制程全面迈入“高成本、高复杂度、低容错”的今天，工艺节点不再只是性能指标的背景板，而是正在成为 FPGA 厂商战略分化的起点。

一、产业现实：先进工艺不再是“必选项”

在逻辑 SoC 领域，“工艺领先”长期等同于“产品领先”。但 FPGA 并非标准 SoC，其本质是一种高度冗余、以可编程性换取灵活性的架构。这决定了它对工艺演进的敏感度，与 CPU/GPU 并不完全一致。

从产业层面看，FPGA 正面临三大结构性变化：

制程成本曲线彻底失真

7nm 之后，单位晶体管成本下降趋势明显放缓，甚至反向上升。对于面积本就巨大的 FPGA 而言，先进工艺的掩膜费、良率爬坡、设计复杂度，被几何级数放大。

应用重心下移

除了超高端数据中心、网络设备，更多 FPGA 需求正在向工业控制、汽车电子、边缘计算、通信辅助加速迁移。这些场景并不以极限算力为第一优先级，而更看重可靠性、供货稳定性与总拥有成本（TCO）。

异构集成正在替代“单芯片堆晶体管”

Chiplet、2.5D/3D 封装的成熟，使“把所有逻辑压进最先进工艺”不再是唯一解。

这三点共同指向一个结论：FPGA 的工艺选择，正在从“性能驱动”转向“系统级权衡”。

二、为什么 FPGA 对工艺选择格外敏感？

与 CPU/GPU 相比，FPGA 在工艺选择上有三个天然“放大器效应”。

1. 面积效应被放大

FPGA 由大量 LUT、可编程互连、配置 SRAM 构成，本身晶体管利用率并不高。在先进工艺下，互连和配置存储并不会等比例缩小，导致面积优势被显著稀释。

结果是：迁移到更先进工艺，性能/功耗收益不如预期；芯片成本却实实在在上升

2. 良率与可编程冗余的矛盾

FPGA 需要在出厂时保证极高的可用逻辑比例。在先进工艺节点，随机缺陷增加，而 FPGA 的可编程冗余并不能完全“掩盖”工艺缺陷，良率对成本的影响远高于定制 SoC。

3. 生态与工艺强绑定

FPGA 的价值高度依赖软件工具链（综合、布局布线、时序收敛）。每一次工艺跃迁，都会显著增加 EDA 工具开发与验证成本，这对中小厂商尤其致命。

三、产业案例：不同工艺选择，走向完全不同的产品路线

案例一：Xilinx —— 用先进工艺“托举”高端护城河

Xilinx 是最早、也是最坚决拥抱先进工艺的 FPGA 厂商之一。

UltraScale+ 全面采用 16nm / 7nm

Versal ACAP 更是引入 7nm + Chiplet + 先进封装

这一策略的直接结果是：在数据中心、5G 核心网、航天防务等高端市场建立强护城河；单芯片 ASP 极高，能够消化先进工艺带来的成本压力

但代价同样明显：产品复杂度、开发门槛、价格，彻底与中低端市场脱钩。

案例二：Intel FPGA —— 工艺领先≠产品领先

理论上，Intel 拥有全球最强的先进工艺资源，但其 FPGA（原 Altera）产品推进却屡屡受挫。

原因之一就在于：自有先进工艺与 FPGA 架构、EDA 工具协同难度极高。

多次制程切换延迟、产品节奏受制于工艺成熟度、工艺优势并未完全转化为系统级优势，这恰恰说明：

FPGA 并不是“拿到先进工艺就一定赢”的品类。

案例三：Lattice ——刻意远离先进工艺，反而跑通商业模型

而我们可以看到，全球FPGA排名第三的Lattice 长期坚持 40nm / 28nm 及以上成熟工艺：主攻低功耗、小规模 FPGA、面向工业、消费电子、边缘 AI；其逻辑非常清晰：在 FPGA 高度分化的时代，并非所有市场都需要最先进工艺。

成熟工艺带来的：高良率、稳定供货、可控成本，反而成为其核心竞争力。

案例四：国产 FPGA ——工艺选择本身就是战略约束

对国内 FPGA 厂商而言，工艺选择更具现实意味：先进工艺可获得性有限、成熟工艺生态更可控，客户更关注“能否稳定量产”，而非极限性能。因此，多数国产 FPGA 选择在 28nm 及以上节点深耕架构与应用适配，这并非“保守”，而是一种产业理性。

四、工艺选择，正在重塑 FPGA 的未来形态

综合产业与案例，可以看到几个明确趋势：

1. FPGA 将出现更清晰的工艺分层

先进工艺：服务于数据中心、通信核心、高端加速

成熟工艺：服务于工业、汽车、边缘计算

“一个工艺节点通吃所有市场”的时代正在结束。

2. 异构与封装优先级提升

相比单纯追逐制程，更多厂商开始通过：Chiplet、2.5D/3D 封装、逻辑与 IO 分工艺实现来获得更优的系统级性价比。

3. 工艺选择正在反向约束产品定义

未来的 FPGA 产品规划，很可能不再是：“先定性能目标，再选工艺”

而是：“先定可用工艺与成本边界，再反推架构与市场定位”

结论：FPGA 的竞争，本质是对“现实工艺世界”的适应能力

在先进制程神话逐渐褪色的背景下，FPGA 的竞争不再是“谁更激进”，而是谁更清醒。

工艺选择不只是技术问题，更是：商业模型选择+市场定位选择+生态投入方向选择，对 FPGA 厂商而言，选错工艺，可能不是慢一步，而是直接走错方向。

而这，正在成为决定 FPGA 产品未来高度与边界的关键变量。

对此，大家怎么看？欢迎留言讨论！

注：本文为原创文章，未经作者授权严禁转载或部分摘录切割使用，否则我们将保留侵权追诉的权利