IC测试

<font color="#FF8000">来源：Mentor Graphics

作者：Martin Keim</font>

3D IC测试的两个主要目标是提高预封装测试质量，以及在堆栈芯片之间建立新的测试。业界如今已能有效测试堆栈在逻辑模块上的内存，但logic-on-logic堆栈的3D测试仍处于起步阶段…

用于测试3D IC的解决方案目前已面世，而且会越来越成熟。在2015年的国际测试与失效分析研讨会（ISTFA）上，笔者发表了题为《三维数字测试有何新进展？》（What is New in 3D， Digital TesTIng？）的演讲，本文将总结此次演讲的要点。笔者在演讲中探讨了测试标准和测试挑战，其中包括良品裸晶（known-good-die；KGD）和测试堆栈芯片。

3D IC测试的两个主要目标是提高预封装测试质量，以及在堆栈芯片之间建立新的测试。当然，对于二维（2D）芯片（KGD）的高质量测试是测试三维（3D）堆栈的基本前提条件。业界如今已能有效掌握与理解这些问题，而且也存在良好的解决方案。有几种解决方案可分别用于测试堆栈在逻辑模块上的内存和堆栈在内存上的内存。然而，逻辑模块与逻辑模块（logic-on-logic）堆栈的3D测试仍然处于起步阶段。