PCB

大功率、可扩展、封装占板面积很小、产生热量更少的 POL 稳压器已经出现

通过 3D 封装架构和聪明的组件放置方式解决了热量问题

作者:Afshin Odabaee 微型模块电源产品部 业务部经理

下面将要陈述的一些事实一定会让 DC/DC IC 及电路设计师不快,不过,真实情况是,这些问题今天比几年前更加显著。尽管这些设计师脑力强大,通晓设计艺术和设计学,拥有丰富经验,可以熟练摆弄波德图 (Bode plot)、麦克斯韦方程 (Maxwell’s equations) 和零极点,能够设计出精致的 DC/DC 转换器电路,但是 IC 设计师常常对付最后一个可怕的物理难题:热量。这本来是封装工程师的事儿。如今,封装工程师对 DC/DC POL (负载点) 稳压器热性能的影响要比以往大得多,尤其是那些大功率、小封装稳压器。

POL 稳压器之所以产生热量,是因为没有电压转换效率能够达到 100%。这样一来就产生了一个问题,由封装结构、布局和热阻导致的热量会有多大? 封装的热阻不仅提高 POL 稳压器的温度,还提高 PCB 及周围组件的温度,并使得系统散热设计更加复杂。

组件安装到 PCB 上以后,消除封装产生的热量主要有两种方法:

  1) 采用表面贴装方式时,将热量传导到铜质 PCB 层,从封装底部散热。

标签

使用高速转换器时,这四个PCB布局布线规则需掌握

 

作者:EmmaChen

 

规则一:AGND和DGND接地层应当分离吗?

简单回答是:视情况而定。

详细回答则是:通常不分离。因为在大多数情况下,分离接地层只会增加返回电流的电感,它所带来的坏处大于好处。从公式V = L(di/dt)可以看出,随着电感增加,电压噪声会提高。而随着开关电流增大(因为转换器采样速率提高),电压噪声同样会提高。因此,接地层应当连在一起。

一个例子是,在一些应用中,为了符合传统设计要求,必须将脏乱的总线电源或数字电路放在某些区域,同时还受尺寸限制的影响,使得电路板无法实现良好的布局分割,在这种情况下,分离接地层是实现良好性能的关键。然而,为使整体设计有效,必须在电路板的某个地方通过一个电桥或连接点将这些接地层连在一起。因此,应将连接点均匀地分布在分离的接地层上。最终,PCB上往往会有一个连接点成为返回电流通过而不会导致性能降低的最佳位置。此连接点通常位于转换器附近或下方。

PCB产业重心向亚洲转移 CS Show2017 搭建行业桥梁

PCB即印刷电路板,主要功能是使各种电子元器件组成预定的电路连接,起到中继传输的作用,几乎所有的电子设备都要使用PCB,因此PCB又被称为“电子系统产品之母”。随着中国集成电路产业发展纲要的颁布,我国的集成电路产业奔向了飞速发展的快车道,PCB产业也在其拉动下蓬勃向前。在中国大陆,深圳是电子信息制造基地,同时也是各类电子元器件集散地,已成为全球电子制造市场的采购中心。为推进产业转型升级,全力建设“深圳”成为“全球电路板采购中心”,2017年8月29日至8月31日,励展博览集团、深圳市线路板行业协会、台湾电路板协会、中国国际贸易促进委员会电子信息行业分会倾力打造“2017第四届深圳国际电路板采购展览会”(CS Show 2017)。

标签

中国即将成为全球印制电路板的主场

PCB(印刷线路板)是电子元器件的支撑体和电气连接载体,全球PCB产业产值占电子元件产业总产值的1/4以上,产业规模达600亿美元。由于中国巨大的内需市场,以及较低廉的劳动成本和完善的产业配套等优势,全球PCB产能从2000年开始持续向中国转移,自2006年开始,中国大陆超越日本成全球第一大PCB生产国。

中国PCB行业从追赶到超越,走过了一段不平凡的道路。现在,中国PCB产业已占据全球近50%的比例,成为全球PCB最大的供应基地。这一点从深圳国际电路板采购展览会(CS Show 2017)上将得到最好的证明。今年8月29日-31日,CS Show 2017展会即将举办第四届,这种以PCB/FPC采购为主题的行业展览,展览面积和参观人数屡创新高,充分说明,全球PCB发展重心正在向中国转移。然而,中国要成为真正的PCB强国,确还有很长的路要走。此前,业内专家就曾提醒,PCB企业在经营中应该注意,中国的PCB行业未来不会一直处于高速增长,而PCB的产品结构将会有较大变化,密度增大,难度也将增加。因此,PCB企业要优化流程,不断提高企业的自动化和智能化能力。

从百强榜单看中国PCB产业发展现状

标签

使用Altium Designer进行DDR2的PCB设计

本文首先列出了DDR2布线中面临的困难,接着系统的讲述了DDR2电路板设计的具体方法,最后给出个人对本次电路设计的一些思考。本次设计中CPU的封装为BGA844-SOC-Y,DDR2的封装为FBGA84,DDR2的控制总线采用星形连接,使用的PCB软件为AltiumDesigner10,参考设计教程为《Altium Designer DDR2设计教学视频》[1]!

1. DDR2布线中面临的困难

1.1 DDR与CPU之间的布局[1]

(1)DDR2:内存与CPU的边缘间距建议5~8mm;
(2)DDR3:排阻自身长度为2mm,排阻与CPU边缘间距建议3mm,排阻与内存边缘间距建议3mm。

1.2 如何设置Width(信号线宽)和Clearance(安全间距)?

在封装BGA844-SOC-Y中,焊盘的直径为18.9mil,焊盘间距为39.37mil,两个焊盘之间的间隔为20.47mil,要想从BGA中引出所有的信号线,必须合理的设置Width和Clearance等规则。

 

标签