现如今,日益复杂的电子产品中使用的先进设计正在挑战密度、性能和功耗的极限,同时也使设计团队面临挑战,要求我们必须在限定的预算,限定的时间内完成设计目标,从而获得市场机会窗口。赛灵思全可编程器件拥有强大的灵活性与高性能,但传统的 RTL 开发则让开发团队将大部分时间和资源耗费在细节的实施上……

现在,Vivado® HLS(高层次综合)来了!

无需手动创建RTL 直接使用 C,C++ 以及 System C 语言规范

让系统和设计架构师能够把更多的时间放在较高层次的描述中

获得更快的验证时间和最大的生产效率的提升

所以……

我们的目标是:更优,更快,更鲁棒!

本系列教学视频由赛灵思高级战略应用工程师带领你:从零开始,一步步深入

掌握 HLS 以及 UltraFAST 设计方法,帮助您成为系统设计和算法加速的大拿!

视频专区

Lesson1:软件工程师该怎么了解 FPGA 架构?

Lesson2:HLS工作机制

Lesson3:Vivado HLS设计流程-基本概念介绍

Lesson4:Vivado HLS设计流程 -- 实例演示

Lesson5:如何处理任意精度的数据类型

Lesson6:数据类型的转换

Lesson7:了解 HLS 中的复合数据类型

Lesson8:Vivado HLS 中的 C/C++ 基本运算

Lesson9:Vivado HLS 下 C/C++ 测试平台的基本架构

Lesson10:描述高效的C测试平台:测试激励

Lesson11:描述高效的C测试平台 - 输出监测与格式控制

Lesson12:接口综合 - 基本介绍

Lesson13:接口综合 - 对数组的处理

Lesson14:接口综合 - 其他案例演示

Lesson15: FOR 循环优化 — 基本性能指标

Lesson16:FOR循环优化 — 循环合并
Lesson17:FOR循环优化 — 数据流 Lesson18:FOR循环优化 — 嵌套的FOR循环
 
演示专家

Lauren Gao—赛灵思高级战略应用工程师

Xilinx战略应用高级工程师,专注于 C/C++ 高层次综合,拥有多年利用 Xilinx FPGA 实现数字信号处理算法的经验,对 Xilinx FPGA 的架构、开发工具和设计理念有深入的理解。发布网络视频课程《Vivado入门与提高》点击率超过5万、出版《基于FPGA的数字信号处理(第2版)》一书,并广受好评。

参考文档和资料下载
FPGA开发交流群