如何搞掂PLL锁定指示电路设计?妙招在此!

winniewei 提交于 周二, 07/09/2019
如何搞掂PLL锁定指示电路设计?妙招在此!

PLL锁定指示电路该如何设计?

如果你存在这样的疑问,就请往下看

本篇文章将是你的答案!

1

鉴相器和电荷泵原理图

从分类开始。PLL锁定指示分为模拟锁定指示和数字锁定指示两种:数字锁定指示,以及模拟锁定指示。

数字锁定指示:当PFD的输入端连续检测到相位误差小于15ns的次数为3(5)次,那么PLL就会给出数字锁定指示。

1

数字锁定指示的工作频率范围:

通常为5kHz~50MHz。在更低的PFD频率上,漏电流会触发锁定指示电路;在更高的频率上,15ns的时间裕度不再适合。在数字锁定指示的工作频段范围之外,推荐使用模拟锁定指示。

模拟锁定指示:对电荷泵输入端的Up脉冲和Down脉冲进行异或处理后得出的脉冲串。所以当锁定时,锁定指示电路的输出为带窄负脉冲串的高电平信号。图为一个典型的模拟锁定指示输出(MUXOUT输出端单独加上拉电阻的情况)。

4

模拟锁定指示的输出级为N沟道开漏结构,需要外接上拉电阻,通常为10KOhm~160kohm。我们可以通过一个积分电路(低通滤波器)得到一个平坦的高电平输出,如图所是的蓝色框电路。

31

误锁定的一个条件:

参考信号REFIN信号丢失。当REFIN信号与PLL频合器断开连接时,PLL显然会失锁;然而,ADF41xx系列的 PLL,其数字锁定指示用REFIN时钟来检查是否锁定,如果PLL先前已经锁定,REFIN时钟突然丢失,PLL会继续显示锁定状态。解决方法是使用模拟锁定指示。当VCXO代替VCO时,是PLL常常失锁的原因。

以 ADF4001 为例说明。VCXO 的输入阻抗通常较小(相对于 VCO 而言),大约为 100kohm。这样 VCXO 需要的电流必须由 PLL 来提供。PFD=2MHz, Icp=1.25mA,Vtune=4V,VCXO 输入阻抗=100kohm,VCXO 控制口电流=4/100k=40uA。在 PFD 输入端,用于抵消 VCXO 的输入电流而需要的静态相位误差等于:

1

因为 16ns>15ns,所以,数字锁定指示为低电平。

解决方法

1. 使用模拟锁定指示。

2. 使用更高的电荷泵电流来减小静态相位误差。增大环路滤波器电容,使放电变缓。

来源:ADI校园计划

相关文章

Digi-Key