更高吞吐率、更低成本的半导体测试方案

winniewei 提交于 周一, 07/01/2019
更高吞吐率、更低成本的半导体测试方案

作者: Robert Gee
Maxim Integrated核心产品事业部执行业务经理 

在半导体测试领域,管理成本依然是最严峻的挑战之一,因为自动化测试设备(ATE)是一项重大的资本支出。那么,有没有能够降低每片晶圆的成本,从而提升竞争优势的方法呢?有,答案就是提高吞吐率。

半导体制造商在为其晶圆厂评估新的ATE系统时,要求每一代产品都在相同的封装尺寸下,实现更高的密度(即更多通道) ,以便最大程度利用其已有工厂空间。通道越多,就能够测试越多的复杂产品,或者对相同产品进行更大容量的测试。

在这样的趋势下,几乎所有ATE设计者都在想方设法提高每一代产品的通道数量。提高测试能力意味着主板(集成大量引脚驱动电子器件的驱动板)需要在非常大的功率下工作。当然,从长期性能和可靠性角度来看,保证较低的设备工作温度是非常重要的。这就意味着系统需要高效率、高性能以及紧凑的底层技术方案。

1

提高吞吐率是降低晶圆测试成本的最佳途径之一

适用于ATE系统的双通道引脚电子
通过在同样尺寸的电路板上进行更密集的IC布版,创建新型ATE系统的设计者能够有效提高通道数量。这一方法会产生导致散热的加剧,可以通过采用风冷或液冷散热器来应对。但是,液体冷却是非常复杂的方案,要求非常高的专业技能。

或者,设计者可以更严格地考量设备内部的引脚电子。在不增加材料清单(BOM)或分立式方案尺寸的前提下,具有较高集成度的IC能够有效提供所需的功能。此外,还需要考量IC的工艺结构。备选IC也许支持多通道应用,但其本身的制造工艺是否能够满足设计所需的效率和尺寸要求?

Maxim拥有一套专为ATE架构定制的晶圆制造工艺,MAX9979双通道、1.1Gbps引脚电子就是采用该工艺制造的。MAX9979作为单片IC,是存储器及片上系统(SoC)测试应用的理想选择,提供下述特性:

  • 驱动/比较器/有源负载(DCL)
  • 每通道集成参数测量单元(PMU)
  • 内置16位电平设置数/模转换器(DAC)

每路通道包括四电平引脚驱动器、窗口比较器、差分比较器、动态箝位、通用PMU、有源负载、高压可编程电平和14个独立的电平设置DAC。器件采用黄金连接工艺设计 —— 这不是一般标准,而是支持更高功率密度的标准。其双极晶体管设计旨在提供对称开关特性,因此上升和下降时间非常一致,所以信号发送至被测设备时,信号质量在系统中是尽可能保持均匀的。

另一项性能优势在于IC的电缆衰减补偿特性。该特性允许设计者精细微调每路通道,根据被测设备(DUT)优化波形。电路板上有多路通道时,并不是所有通道的走线或者连接到DUT的同轴电缆的长度都相同。电缆衰减补偿利用双重时间常数改变波形,所以在波形达到DUT时是尽可能对称的。这种既能校准发送到DUT的驱动信号,又能校准各个通道回路上相同信号的能力,能够保证更清晰的信号质量。如果不能修正或调整波形,如何选择ATE设计中使用的同轴电缆就变得更加关键,因为每个测试头可能会使用数百个同类电缆。质量较低、较便宜的电缆会造成信号失真,而波形修正功能可以减少这种失真。如果没有这一功能,实现高质量信号的主要途径就只能是使用更高质量且更昂贵的同轴电缆。

想为您的最新设计对MAX9979进行评估?请点击了解 MAX9979 evaluation kit。该评估套件为经过完全安装和测试的PCB,包含用于高速数字I/O的SMA连接、MAX9979引脚驱动器输出以及用户可配置的Windows GUI,为完整评估IC提供了非常简便的途径。

更多信息:

相关文章

Digi-Key