百兆以太网接口高速PCB布局布线指南

winniewei 提交于 周五, 01/18/2019
百兆以太网接口高速PCB布局布线指南

以太网(Ethernet)执行的是IEEE 802.3 标准,传输数据的模式为CDMA/CD,可使用光纤、双绞线、细缆、粗缆作为传输介质。

这里所说的以太网是传统的以太网,10Mbps以太网,一共有四种标准
(1)10Base-5:粗缆网络,区段最大长度为500m。
(2)10Base-2:细缆网络,区段最大长度为185m。
(3)10Base-t:双绞线网络,最大传输距离100m。一般情况下,使用双绞线的网络传输距离都是100m。
(4)10Base-f:光缆网络,最大传输距离为4000m。使用一对多模光纤传输。

百兆以太网口电路介绍

如下图所示,MAC外设允许以独立于媒体的方式进行连接。为了在协议中添加满足UTP介质的以太网要求所需的所有电气和握手控制,我们需要另一个专用芯片PHY。设计从UTP到MAC链的规则将以自下而上的方式从下层开始描述。

1

物理部分
这是以太网连接的物理部分的示意图。让我们描述每个器件的作用。

2

LAN接口可以连接两个设备,距离可达100米。这些设备可以连接到不同的电源,地电位差为许多伏。接口还可以连接一些ESD或EMI,与集成系统中的其他线路一起运行。在造成任何形式的干扰之前,必须滤除这些干扰问题。强烈建议使用带集成磁性的RJ45插座,因为它在中型和内部电子设备之间具有电流绝缘。此外,它的设计与UTP接口的阻抗相匹配,避免反射。

RJ45插孔有SMT或PTH封装,如下所示。

3

使用Pick&Place更容易安装SMT连接器,它通常稍微小一些。PTH更坚固,如果必须经常插入,则可提供更高的可靠性。下面是一些用于SMT和PTH RJ45连接器的PCB示例。请注意进一步的预防措施,以避免ESD损坏敏感器件。RJ45插孔的屏蔽层连接在一个分离的平面上,此处称为EARTH,以区别于一般GND平面,并与其绝缘,间隙至少为1mm。从信号的角度来看,两个平面仅通过1nF / 3kV电容接触。18pF共模平衡电容必须尽可能靠近GND平面边缘的插座放置。ESD1014 ESD保护阵列提供更多ESD保护与信号线平行并靠近EARTH平面放置。

4

与电路的其余部分相反,根本不需要在平面下放置平面,以保持差分信号路径匹配并保持最佳的共模噪声抑制。

5

众所周知,100Base-TX链路使用差分信号传输模式,以便抑制沿路径引起的共模噪声。路径长度差异影响差分信号的相移,从而降低S / N比。由于它带有高频信号,因此UTP接口必须具有匹配源和负载的正确阻抗。

6

必须在线路的PCB部分上保持长度匹配和受控阻抗要求,以避免信号反射并改善EMC。Altium Designer中提供了一组工具来简化此任务。

首先,我们必须为这种布局定义正确的规则。走线的阻抗取决于PCB(最多电介质和铜厚度)以及差分线的宽度和间距。这种线路的良好阻抗计算器是TX线路,传输线计算器。必须始终在差分线下方和周围存在适合的GND平面,这导致至少是4层的PCB。一旦计算出正确的参数,就必须将其作为特定网络类的规则输入。

7

之后,使用Route - Interactive Differential Pair Routing工具,可以轻松地以正确的宽度和间距来布置差分线。

8

一旦布线,线路必须在十分之几毫米内与PCB - 差分对编辑器工具长度匹配。

9

通过添加带有交互式长度调整工具的圆弧等长可以补偿一些可能的长度差异。

0

MDI - PHY
通常用于连接独立于电路介质相关部分的介质的PHY芯片是10BASE-T / 100BASE-TX的收发器

1

在长达100米的长度上驱动以太网线需要一些功率。一旦PHY和磁性元件接通,它们就开始浪费数百mA的电流。为了节省能量,当不需要以太网时,可以使用由MCU的GPIO驱动的mosfet在分离的电源域中对其功率进行软件控制。

2

MII / RMII - MAC
IEEE802.3标准最初为每个信号方向和许多控制线定义了4条线的MII规则。

由于具有尖锐边缘电平的50MHz通信,因此必须仔细设计该部分电路的PCB走线。即使不需要长度匹配,它们也必须尽可能短,时钟线可能比数据线长并且包地处理。

百兆以太网PCB设计指南

在设计使用百兆以太网模块的PCB时, 必须考虑几个设计问题, 以确保以太网操作符合 ieee 802.3 物理接口规范。并且保证模块在运行中尽可能的减少EMC的干扰。
1.放置,信号和规划布局

  • 将10 / 100M磁场尽可能靠近以太网驱动芯片(不超过20mm)和RJ-45放置连接器。

  • 将终端电阻500放置在尽可能靠近10 / 100M磁性和以太网驱动芯片的RX士和TX士的位置.TX士和RX士的502电阻和接地电容应放置在以太网驱动芯片附近(不超过10mm)。

  • 25MHz晶体不应放置在重要信号走线附近,如RX士接收差分对和TX士发射差分对,有磁性器件的附近或者板的边缘。

  • 从以太网驱动芯片RX士到10 / 100M变压器再到RJ45连接器的走线应对称,尽可能相同紧密(不超过2mm)走线。同样的规则适用于从以太网驱动芯片TX士对规划的走线。

34
  • 建议RX士接收和TX士传输轨迹以45°角转弯。不要以直角转弯。
  • 避免使用过孔来连接RX士和TX士的走线。
  • RX士,TX士,时钟,应做到50欧姆的特征阻抗。
  • 不要将以太网驱动芯片RX士接收对放在TX士发射对上。保持接收对远离发射对(不小于3mm)。最好在这两对走线之间放置接地层。
  • 网络接口不会将以太网驱动芯片RX士和TX士对之间的任何数字信号路由到RJ-45。保持两对远离所有其他有源信号和机箱接地。
  • 10 / 100M磁性网络侧下方区域和RJ-45连接器下方区域应无电源或接地层。
  • RJ-45连接器的任何端接引脚和磁性引脚应通过电阻分压器网络752电阻器尽可能靠近机壳接地(磁性不超过2mm)和0.01uF / 2KV旁路电容。
  • 电阻应尽可能靠近引脚47和48(BGRES,BGRESG)(不超过3mm)。避免在电阻放置附近运行任何高速信号(不小于距离25MHz XT1和XT2 3mm)。

2.电源去耦电容器

  • 将所有电源引脚的所有去耦电容尽可能靠近以太网驱动芯片的电源焊盘放置(距离上述引脚不超过2.5mm)。推荐的去耦电容为0.1uF或0.01uF。

  • PCB布局和电源去耦应提供足够的去耦,以便在器件测量时实现以下功能:
    (1)Al DVDD和AVDD之间的距离应在50m Vpp以内,

         (2)所有DGND和AGND应在50mVpp之间。

         (3)在每个DVDD / DGND设置和AVDD / AGND设置上测得的交流噪声电压应小于100m Vpp。

  • 0.1-0.1uF去耦电容应连接在每个DVDD / DGND组和AVDD / AGND组之间,并尽可能靠近DM9161B的引脚放置。保守的方法是在每个DVDD / DGND集和AVDD / AGND集上使用两个去耦电容。一个0.1uF用于低频噪声,另一个0.01uF用于电源上的高频噪声。

  • 与磁性发送中心抽头的AVDD连接必须很好地去耦,以最大限度地减少从电源到双绞线电缆的共模噪声注入。建议一个应在中心抽头AVDD至AGND地平面之间放置0.01uF去耦电容。该去耦电容应尽可能靠近磁性中心抽头放置.10 uF或47 uF电容应连接在每个AVDD和AGND之间。

3.地平面布局

  • 放置单个接地平面方法以最小化EMI。地平面分割会导致EMl迅速增加,从而导致网络接口卡(NIC)不符合FCC第15部分和CE规定。

  • 地平面需要单独的模拟地域和数字地域,模拟地域和数字地域连接线远离网口驱动芯片的AGND引脚。

  • AlI AGND引脚(引脚5,6,46)不能直接相互短路。它必须直接连接到模拟地域。

5
  • 模拟地域面积尽可能大。

4.电源平面分割

  • 注意模块之间电源属性的分割。

  • 应将模拟电源层与复杂的逻辑电源层分开。

6

RMII信号描述

7

来源:智博PCB

相关文章

Digi-Key