【原创】15年专注时频产品,本土高精度锁相环来了!

winniewei 提交于 周四, 05/31/2018
【原创】15年专注时频产品,本土高精度锁相环来了!

作者:张国斌

在中兴事件爆发后,一个小器件屡次被提高,它就是锁相环,很多人不明白为什么我们可以生产高大上的CPU但小小的高精度锁相环却受制于人?今天就聊聊这个器件。

锁相环科普

其实锁相环本不是什么新器件,学过通信都知道这个电路,De Bellescize于1932年就提出同步检波理论,首次公开发表了对锁相环的描述并实现了同步检波。到1940年锁相环第一次用于电视接收机扫描同步装置中改善了电视图像质量。1969年单片集成电路实现了锁相环功能,几年后,RCA推出了“CD4046”CMOS微功耗锁相环IC。

后来,随着空间技术的发展,锁相技术用于检测微弱的太空信号,显示了很大的优越性,它能把深埋在噪声的中的信号(噪声比约为-10---30dB)提取出来,因而被广泛使用。由于锁相环路结构简单性能优越等 特点现在广泛应用于无线电通信、数字电视、广播、雷达、微波设备等众多领域。

 锁相环的电路原理

 锁相环的电路原理

相锁环的应用主要以下几方面:

(1)时钟发生器频率综合器。锁相环锁 定后输出时钟频率是输入时钟频率的N 倍也就是说锁相环可以从低频输入时钟 产生高频输出时钟。系数N是固定的称为 时钟发生器可以变化的称为频率综合器。 与石英晶体振荡器相比用锁相环提供时 钟成本低对印刷电路板、芯片封装的带宽 要求大为降低。

(2)时钟恢复。数字通信系统中发送端 往往只发送数据流而不传输时钟信号。接 收端为了能正确地接收数据必须从数据 中恢复出同步时钟。

(3)抑制时滞效应。时钟信号负载大需 通过缓冲器来提高其驱动能力;芯片内部 有连线延迟为了抑制时滞、提高系统的稳 定性可以采用锁相环来校准时钟。

(4)调制和解调器。锁相环本身就是一 个调频解调器经过合理的应用锁相环路 可以作任何调制方式的调制器和解调器。

锁相环应用非常广泛,但是在5G基站、微波设备、雷达设备中需要高精度高可靠性锁相环,以往这个高精度产品总是由欧美日公司如ADI、TI、IDT、Silicon-labs、Microsemi等公司提供,现在一家本土公司终于打破了垄断,产品可以和他们直接PK,它就是在2018松山湖中国IC创新高峰论坛首次亮相的大普通信公司。(有关本次论坛详细信息大家可以登录我们的专题: http://www.eetrend.com/sslforum2018 了解)

大普高性能PLL芯片有什么特点?

大普通信是专注于时频解决方案及器件供应商,公司总部位于中国广东松山湖国家高新技术产业开发区,公司长期专注于时钟领域的产品研发及推广,通过全系列时钟模组器件(晶振、时钟模块、时钟设备)、 时钟芯片(时钟补偿芯片、1588时钟同步芯片、锁相环 芯片)及物联网等高新产品和专业服务,全面满足全球 通信网络、电力、工控、军工、医疗等领域的客户差异化需求。“时频领域是专业且基础的领域,需要专注和长期投入,所以我们公司在成立之初就专注在时频器件,另外,此外,我们也有一批时频器件专家,例如我们的CTO就是晶振领域的专家,他有很多时频技术发明专利,我们公司在时频领域的专利占据了国内整个时频专利的大半,还有我们有一大批来自华为、阿朗的同步技术专家,所以我们可以提供完整的时频方案。”普通信技术有限公司时钟事业部总经理邱文才在接受电子创新网专访时强调。“我们关注在中高端时频器件领域,我们和国内华为、中兴、烽火、大唐这些通信设备商一起成长,有幸获得了他们的认可,而且我们已经拿到了全球通信设备TOP4的供应商资质,所以未来大普会有一个快速发展的过程。”

2

目前大普拥有100多项专利技术,公司拥有国家级的CNAS实验室、中科院联合实 验室,为ITU-T等标准组织成员。公司在产品创新、研发上持续以每年高于15%的销售比例投入,保持了大普通信在算法、时钟技术与芯片设计等领域的领先性,服务于国内外各大主流通信设备商,得到了全球通信企业的 认可和信赖。

23

本次论坛邱文才推介了一款锁相环产品INS8320,他用“超低抖动、任意频率转换、多路输入输出”来概括这款产品,他表示锁相环(PLL)在无线基站、有线传输网等通信设备,以及雷达、航天、精密测量、计算机、红外、激光、原子能、立体声、马达控制、图像等技术领域上有着非常广泛的应用。其前景非常广阔,2018年和2017年相比,PLL市场呈现翻倍!如在通信就从2017年的3亿美元飙升到2018年的7亿美元。

4

目前,高性能PLL芯片几乎被国外垄断,输出低抖动和超低环路带宽一直是锁相环芯片设计的难点。低抖动是要抑制噪声,超低带宽也是PLL设计难点-- 对超低带宽而言,通常PLL有滤波器,很难把滤波器带宽做的很低,很低带宽需要容量很大的电容,此外,任意频率输入输出也是个难点,大普采用高精度小数分频解决了频点任意变换问题。“超低带宽如果用传统思路需要大容量电容,所以我们用了全数字滤波器设计,用数字形式实现了超低带宽。”邱文才指出。

本次他推介的INS8320为首颗拥有自主知识产权的国产化高性能PLL芯片,解决了高性能锁相环设计的难点,填补了国内空白。

5

据他介绍,INS8320具有超低抖动、超低环路带宽、任意频率转换、多路输入输出的特点,其中在输出抖动及环路带宽等指标上达到世界先进水平,满足了在各种应用领域中的高速接口时钟及系统参考时钟的应用需求。

678

INS8320主要性能参数如下:

1)Jitter:125fs RMS(12K-20M)

2)环路带宽:低达0.001Hz

3)时钟输出频率范围:高达2.1GHz

4)时钟输出电平:支持LVPECL,CML,HCSL,LVDS

5)时钟输入输出路数:4路输入,8路输出

6)支持时钟无缝切换

7)高度灵活配置,可通过SPI/I2C编程

从参数看这是一款非常出色的锁相环产品,以后大家不用再哀叹我们连锁相环都做不好了。15年专心做一件事,这样的公司有前途,也是其他本土IC公司值得学习的典型。

邱文才表示大普未来在晶振方面会持续做小型化、低功耗、高温产品,这也是跟着通信设备发展趋势,在PLL产品方面,大普会继续研发更低抖动产品,争取达到世界一流产品水准!期待大普有更多好产品面市!

注:本文为原创文章,转载请注明作者及来源