加速可测试性设计图形仿真

winniewei 提交于 周五, 09/29/2017
加速可测试性设计图形仿真

传统的芯片设计日程需要进行综合门级仿真以开发 ATPG、BIST 或功能图形,Veloce DFT App 令其实现了真正的“左移”改进。它能在合理时间内运行完整的 DFT 验证图形,从而缩短图形开发周期。Veloce DFT App 可无缝地融入 Veloce 生态系统,在 DFT 架构验证环境中支持其他许多强大的应用和功能。硬件加速仿真的高性能增加了更多“仿真周期”,从而确保 DFT 排程不会超出项目管理所分配的时间范围。而这就意味着,可以加快产品上市速度和提高合格率,进而增加利润。

相关附件

相关文章

Digi-Key