Xilinx推出整体设计工具套件ISE10.1,突破性提升设计生产力、性能和功耗

全球可编程解决方案领导厂商 赛灵思公司( Xilinx, Inc. (NASDAQ:XLNX) 宣布推出其 ISE® Design Suite10.1 版。这一统一的整体解决方案为 FPGA 逻辑、嵌入式和 DSP 设计人员提供了赛灵思的整个设计工具产品线,其中的设计工具具有完全的互操作能力。 ISE Design Suite 10.1 版以平均运行速度快两倍的特性极大地加快了设计实施速度。因此设计人员可以在一天时间里完成多次反复设计。今天的发布另外一个重要意义就是新版本采用了 SmartXplorer 技术 , 这一技术专门为解决设计人员所面临的时序收敛和生产力这两大艰巨挑战而开发。 SmartXplorer 技术支持在多台 Linux 主机上进行分布式处理,可在一天时间里完成更多次实施过程。通过利用分布式处理和多种实施策略,性能可以提升多达 38% 。 SmartXplorer 技术同时还为用户利用独立的时序报告监控每个运行实例提供相应的工具。

“ ISE Design Suite 10.1 对我们的设计团队来说非常重要,运行时间改善了多达 80% 。更快的运行速度巨大地 施速度, 节约了开发时间,因而也加快了我们的产品上市速度 。”富士公司光学系统部高级工程师 Yasuhiro Ooba 说。富士公司光学系统部是为全球市场提供信息技术和通信解决方案的领先供应商。

“ SmartXplorer 为我们的 FPGA 设计流程提供了强大的助力。没有 SmartXplorer 技术的时候,我们必须手工登录到多台服务器并管理每个 PAR 任务。”数据中心 I/O 可视化领域的技术领导厂商 Xsigo Systems 公司的逻辑设计人员 Honda Yang 说,“我为所看到的不同策略实现的结果而惊讶“利用 SmartXplorer , 我们在性能上加快了 20% 。 ”

PlanAhead Lite 和基于策略的实施方法实现终极生产力

ISE® Foundation™ 中 PlanAhead Lite 工具的应用,为用户提供了屡获殊荣的 PlanAhead 设计和分析工具所拥有的强大布局规划和分析功能的一个子集。免费提供的 PlanAhead Lite 采用了革命性的 PinAhead 技术。这一直观的解决方案旨在简化管理目标 FPGA 和 PCB 之间接口的复杂性。 PinAhead 技术支持在设计较早阶段智能实现引脚定义,从而避免了通常在设计后期发生的与引脚布局相关的修改。这种修改过去通常必须通过交互式引脚布局才能完成设计规模检查。在 PinAhead 工具中,引脚分配完成后,还可以使用逗号分割值( CSV )文件或通过 VHDL 或 Verilog 头文件输出 I/O 端口信息。
ISE Design Suite10.1 的推出还进一步简化了确定最优实现设置的过程。现在设计人员还可规定和设置自己独特的设计目标,可以是性能最大、优化器件利用、降低动态功耗、或者是实施时间最短。利用这一资源面积优化策略,逻辑资源利用情况平均可节约 10% 。

广泛联合提供更好的验证能力

ISE Design Suite 10.1 还同时受益于赛灵思公司与业界领先的 EDA 供应商之一 Mentor Graphics 公司的联合协作。通过使用 IEEE IP 加密模型 , ISE Design Suite 10.1 的运行速度最快可达原来的两倍。新的性能优化 BRAM, DSP 和 FIFO 仿真模型进一步将 RTL 仿真运行时间缩短了一倍。

第二代 XPower 提供更强的功率分析和优化功能
业界研究表明,满足功率预算是 FPGA 设计人员面临的一项越来越大的挑战,特别是工艺几何尺寸的不断缩小进一步加剧了这一问题。 ISE Design Suite 10.1 为用户提供了在设计过程中尽早分析功率要求的功能,同时还可以在设计过程中优化动态功率。
第二代 XPower 功率分析工具提供了改善的用户接口,按照模块、结构层次、电源轨和使用的资源分析功率更为容易,因此进一步增强了功率估算功能。信息可以文本和 HTML 报告格式给出。与其它逻辑供应商提供的静态估算网页相比,这是一项巨大进步,同时在提供准确的功耗信息方面是一个飞跃。
ISE Design Suite 10.1 提供了便捷全面的功率优化功能。利用集成的 “ 功率优化设计目标 ” 功能 , 用户可以简单地一步完成功率优化流程。通过映射和布局布线算法的改进 , 对于采用 65nm Virtex®-5 器件和 Spartan™-3 Generation FPGA 的设计动态功率平均可降低 10% 和 12% 。

嵌入式设计和 DSP 设计工具集成

为帮助用户更快速地实现优化嵌入式和 DSP 设计, ISE Design Suite 10.1 还对赛灵思嵌入式和 DSP 工具进行了进一步的易用性改进。例如统一的互操作性保证了用户可以在 ISE Design Suite 10.1 容易地增添 System Generator 模块。 EDK 和 System Generator for DSP 技术之间不同工具的集成得到进一步增强,从而能够为同时涉及嵌入式和信号处理的更复杂 FPGA SoC 设计提供支持。

价格和供货情况
ISE Design Suite 10.1 包括 ISE Foundation 、嵌入式开发套件 (EDK) 、 System Generator for DSP 、 AccelDSP™ 综合工具、 ChipScope™ Pro 分析仪和 ChipScope Pro Serial I/O 工具、 PlanAhead 设计和分析工具以及 ISE 仿真器。用户可以通过购买 DVD 或网络下载方式安装领域专用的 DSP 、嵌入式和逻辑设计产品。利用电子交付流程做为主要的产品提供方法,因此用户不仅可以获得所购买的产品,还可以快速获得赛灵思其它设计工具的评估版本。

ISE Design Suite 10.1 中的所有产品立即可以提供 , 价格从 495 美元至 2495 美元不等。全功能 60 天评估版本可以从赛灵思网站免费下载。有关 ISE Design Suite 10.1 的更多信息 , 请访问 www.xilinx.com/cn/ISE